数字电子技术实验.docx
《数字电子技术实验.docx》由会员分享，可在线阅读，更多相关《数字电子技术实验.docx（11页珍藏版）》请在冰点文库上搜索。
数字电子技术实验
实验一基本逻辑电路
一、实验目的
1.验证与非门的逻辑功能。
2.学会用与非门搭接成其它各种逻辑门电路。
二、实验器件与设备
1.GDS-21数字电子技术实验箱
2.74LS00四与非门集成电路一块
3.数字万用表一块
三、实验内容
1.与非门逻辑功能测试
（1）实验线路
＆
图22-1基本逻辑功能测试
（2）实验数据表格
输入端逻辑状态
输出端逻辑状态
A
B
Z
0
0
0
1
1
0
1
1
2．利用与非门组成其它逻辑门的测试
A
Z
逻辑门名称及表达式
0
1
Z
（a）
A
B
Z
逻辑门名称及表达式
0
0
0
1
1
0
1
1
B
（b）
A
B
Z
逻辑门名称及表达式
0
0
0
1
1
0
1
1
Z
（c）
AB
CD
Z
逻辑门名称及表达式
00
00
01
01
01
11
10
10
10
11
11
00
11
11
Z
（d）
A
B
Z
逻辑门名称及表达式
0
0
0
1
1
0
1
1
Z
（e）
四、实验报告
1.总结TTL与非门的逻辑功能。
2.总结处理与非门多余输入端的方法。
实验二组合逻辑电路
一、实验目的
1.进一步掌握基本门电路在组合逻辑电路中的作用。
2.验证组合逻辑电路的逻辑功能。
3.了解半加器、全加器的结构与功能特点
二、实验仪器
1.SR8双踪示波器一台
2.数字万用表一块
3.74LS00集成电路一块
4.74LS86集成电路一块
5.74LS54集成电路一块
6.GDS-21数字电路实验箱
三、实验内容
1.半加器组合逻辑电路的测试
（1）实验线路
&
图23-1半加器实验电路
（2）实验数据记录
输入端
被加数
A
0
0
1
1
加数
B
0
1
0
1
输出端
半加和
Sn
进位
Cn
2.全加器组合逻辑电路的测试
（1）实验线路
Cn-1
Sn
⊕
An
⊕
Bn
&
&
Cn
图23-2全加器实验电路
（2）实验数据记录
输入端
被加数An
加数Ｂn
低位进位Cn-1
输出端
全加和Sn
进位Cn
四、实验报告
1.由实验测出的输入、输出的逻辑状态，总结半加器和全加器的逻辑功能，并与逻辑图推导出的逻辑代数表达式对照说明。
2.用半加器和全加器的逻辑功能，阐述两个二进数求和运算的规律。
实验三555定时器及其应用
一、实验目的
1.了解555集成定时器的工作原理。
2.学习用555集成定时器组成多谐振荡器和单稳态触发器。
二、实验仪器、设备和元器件
1.双踪示波器一台
2.555集成定时器一块
3.电阻、电容
4.GDS-21数字电路实验箱
三、实验内容和步骤
（一）555多谐振荡器
1.电路图
UO
1
图24-2（a）多谐振荡器原理图
2.实验步骤
3.测量波形
Vc
t
V0
t
（二）555单稳态触发器
UO
1．由555集成定时器组成单稳态触发器的原理图及工作波形如图24—3（a）（b）所示。
8
图24-3（a）单稳态电路原理图
2.实验步骤
3.测量波形
VI
t
Vc
t
V0
t
四、实验总结报告
1.画出多谐振荡器电路中电容器C充放电电压Uc与Uo的波形对应关系，以及单稳态触发器中Ui与Uo、Uc的对应关系波形图。
2.讨论多谐振荡器的频率f与R1、R2、C各参数的关系。
实验四计数器电路
一、实验目的
1.学习由D触发器构成的计数器及逻辑功能的测试方法。
2.熟悉计数器的工作原理及输出波形。
二、实验仪器与设备
1.GDS-21数字电路实验箱
2.SN74LS74双D触发器二片
三、实验内容
（一）异步二进制加法计数器
清零
1.异步二进制加法计数器
图25-1加法计数电路
2.测量数据
CP次数
触发器输出状态（二进制码）
十进制
QC
QB
QA
0
1
2
3
4
5
6
7
8
3.画出对应的波形
CP
QA
QB
QC
（一）异步二进制减法计数器
1.电路图
清零
2.异步二进制减法计数器
图25-2减法计数电路
2.计数数据
CP次数
触发器输出状态（二进制码）
十进制
QC
QB
QA
0
1
2
3
4
5
6
7
8
3.画出对应的波形
CP
QA
QB
QC
四、思考题
1.总结D触发器构成二进制计数器和十进制计数器的原则？
2.分析计数器“异步”工作方式和“同步”工作方式的区别？
升级会员 