《数字逻辑与电路》复习题.docx

《数字逻辑与电路》复习题.docx

《《数字逻辑与电路》复习题.docx》由会员分享，可在线阅读，更多相关《《数字逻辑与电路》复习题.docx（22页珍藏版）》请在冰点文库上搜索。

《数字逻辑与电路》复习题

《数字逻辑与电路》复习题

第一章　数字逻辑基础（数制与编码）

一、选择题

1．以下代码中为无权码的为CD。

A.8421BCD码B.5421BCD码C.余三码D.格雷码

2．以下代码中为恒权码的为AB。

A.8421BCD码B.5421BCD码C.余三码D.格雷码

3．一位十六进制数可以用C位二进制数来表示。

A.１B.２C.４D.16

4．十进制数25用8421BCD码表示为B。

A.　10101B.　00100101C.　100101D.　10101

5．在一个8位的存储单元中，能够存储的最大无符号整数是CD。

A.（256）10B.（127）10C.（FF）16D.（255）10

6．与十进制数（53.5）10等值的数或代码为ABCD。

A.（01010011.0101）8421BCDB.（35.8）16C.（110101.1）2D.（65.4）8

7．与八进制数（47.3）8等值的数为：

AB。

A.（100111.011）2B.（27.6）16C.（27.3）16D.（100111.11）2

8.常用的BCD码有CD。

A.奇偶校验码B.格雷码C.8421码D.余三码

二、判断题（正确打√，错误的打×）

1.方波的占空比为0.5。

（√）

2.8421码1001比0001大。

（×）

3.数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。

（√）

4．格雷码具有任何相邻码只有一位码元不同的特性。

（√）

5．八进制数（17）8比十进制数（17）10小。

（×）

6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。

（√）

7．十进制数（9）10比十六进制数（9）16小。

（×）

8．当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。

（√）

三、填空题

1.数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用1和0来表示。

2.分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。

3.在数字电路中，常用的计数制除十进制外，还有二进制、八进制、十六进制。

4.常用的BCD码有8421BCD码、2421BCD码、5421BCD码、余三码等。

常用的可靠性代码有格雷码、奇偶校验码。

5.（10110010.1011）2=　（262.54）8=　（B2.B）16

6.（35.4）8=（11101.1）2=　（29.5）10=　（1D.8）16=　（00101001.0101）8421BCD

7.（39.75）10=（100111.11）=　（47.6）8=　（27.C）16

8.（5E.C）16=（1011110.11）2=（136.6）8=　（94.75）10=　（10010100.01110101）8421BCD

9.（01111000）8421BCD=（1001110）2=　（116）8=　（78）10=　（4E）16

四、思考题

1．在数字系统中为什么要采用二进制？

因为数字信号有在时间和幅值上离散的特点，它正好可以用二进制的1和0来表示两种不同的状态。

2．格雷码的特点是什么？

为什么说它是可靠性代码？

格雷码的任意两组相邻代码之间只有一位不同，其余各位都相同，它是一种循环码。

这个特性使它在形成和传输过程中可能引起的错误较少，因此称之为可靠性代码。

3．奇偶校验码的特点是什么？

为什么说它是可靠性代码？

奇偶校验码可校验二进制信息在传送过程中1的个数为奇数还是偶数，从而发现可能出现的错误。

第一章　数字逻辑基础（函数与化简）

一、选择题

1.以下表达式中符合逻辑运算法则的是D。

A.C·C=C2B.1+1=10C.0<1D.A+1=1

2.逻辑变量的取值１和０可以表示：

ABCD。

A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无

3.当逻辑函数有n个变量时，共有D个变量取值组合？

A.nB.2nC.n2D.2n

4.逻辑函数的表示方法中具有唯一性的是AD。

A.真值表B.表达式C.逻辑图D.卡诺图

5.F=A

+BD+CDE+

D=ＡＣ。

A.

B.

C.

D.

6.逻辑函数F=

=Ａ。

A.BB.AC.

D.

7．求一个逻辑函数F的对偶式，可将F中的ＡＣＤ。

A.“·”换成“+”，“+”换成“·”

B.原变量换成反变量，反变量换成原变量

C.变量不变

D.常数中“0”换成“1”，“1”换成“0”

E.常数不变

8．A+BC=Ｃ。

A、A+BB、A+CC、（A+B）（A+C）D、B+C

9．在何种输入情况下，“与非”运算的结果是逻辑0。

Ｄ

A．全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是1

10．在何种输入情况下，“或非”运算的结果是逻辑0。

ＢＣＤ

A．全部输入是0B.全部输入是1C.任一输入为0，其他输入为1D.任一输入为1

二、判断题（正确打√，错误的打×）

1．逻辑变量的取值，１比０大。

（×）。

2．异或函数与同或函数在逻辑上互为反函数。

（√）。

3．若两个函数具有相同的真值表，则两个逻辑函数必然相等。

（√）。

4．因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。

（×）

5．若两个函数具有不同的真值表，则两个逻辑函数必然不相等。

（√）

6．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。

（×）

7．逻辑函数两次求反则还原，两次作对偶式变换也还原为它本身。

（√）

8．逻辑函数Y=A

+

B+

C+B

已是最简与或表达式。

（×）

9．因为逻辑表达式A

+

B+AB=A+B+AB成立，所以A

+

B=A+B成立。

（×）

10．对逻辑函数Y=A

+

B+

C+B

利用代入规则，令A=BC代入，得Y=BC

+

B+

C+B

=

C+B

成立。

（×）

三、填空题

1.逻辑代数又称为布尔代数。

最基本的逻辑关系有与、或、非三种。

常用的导出逻辑运算为与非、或非、与或非、同或、异或。

2.逻辑函数的常用表示方法有逻辑表达式、真值表、逻辑图。

3.逻辑代数中与普通代数相似的定律有交换律、分配律、结合律。

摩根定律又称为反演定律。

4.逻辑代数的三个重要规则是代入规则、对偶规则、反演规则。

5．逻辑函数F=

+B+

D的反函数

。

6．逻辑函数F=A（B+C）·1的对偶函数是

。

7．添加项公式AB+

C+BC=AB+

C的对偶式为

。

8．逻辑函数F=

+A+B+C+D=１。

9．逻辑函数F=

=０。

10．已知函数的对偶式为

+

，则它的原函数为

。

四、思考题

1.逻辑代数与普通代数有何异同？

　都有输入＼输出变量，都有运算符号，且有形式上相似的某些定理，但逻辑代数的取值只能有０和１两种，而普通代数不限，且运算符号所代表的意义不同。

2.逻辑函数的三种表示方法如何相互转换？

　　通常从真值表容易写出标准最小项表达式，从逻辑图易于逐级推导得逻辑表达式，从与或表达式或最小项表达式易于列出真值表。

3.为什么说逻辑等式都可以用真值表证明？

　　因为真值表具有唯一性。

4.对偶规则有什么用处？

　　可使公式的推导和记忆减少一半，有时可利于将或与表达式化简。

第二章　逻辑门电路

一、选择题

1.三态门输出高阻状态时，ＡＢＤ是正确的说法。

A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动

2.以下电路中可以实现“线与”功能的有ＣＤ。

A.与非门B.三态输出门C.集电极开路门D.漏极开路门

3．以下电路中常用于总线应用的有Ａ。

A.TSL门B.OC门C.漏极开路门D.CMOS与非门

4．逻辑表达式Y=AB可以用Ｃ实现。

A.或门B.非门C.与门

5．在正逻辑系统中TTL电路的以下输入中ＡＢＣ相当于输入逻辑“1”。

A.悬空B.经2.7kΩ电阻接电源C.经2.7kΩ电阻接地D.经510Ω电阻接地

6．对于TTL与非门闲置输入端的处理，可以ＡＢＤ。

A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联

7．要使TTL与非门工作在转折区，可使输入端对地外接电阻RIＣ。

A.＞RONB.＜ROFFC.ROFF＜RI＜ROND.＞ROFF

二、判断题（正确打√，错误的打×）

1．TTL与非门的多余输入端可以接高电平VCC。

（√）

2．当TTL与非门的输入端悬空时相当于输入为逻辑1。

（√）

3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。

（√）

4．两输入端四与非门器件74LS00与7400的逻辑功能完全相同。

（√）

5．CMOS或非门与TTL或非门的逻辑功能完全相同。

（√）

6．三态门的三种状态分别为：

高电平、低电平、不高不低的电压。

（×）

7．TTL集电极开路门输出为１时由外接电源和电阻提供输出电流。

（√）

8．一般TTL门电路的输出端可以直接相连，实现线与。

（×）

9．CMOSOD门（漏极开路门）的输出端可以直接相连，实现线与。

（√）

10．TTLOC门（集电极开路门）的输出端可以直接相连，实现线与。

（√）

三、填空题

1.集电极开路门的英文缩写为ＯＣ门，工作时必须外加电源和负载。

2．OC门称为集电极开路门门，多个OC门输出端并联到一起可实现线与功能。

3．TTL与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。

第三章　组合逻辑电路

一、选择题

1.下列表达式中不存在竞争冒险的有ＣＤ。

A.Y=

+ABB.Y=AB+

CC.Y=AB

+ABD.Y=（A+

）A

2.若在编码器中有50个编码对象，则要求输出二进制代码位数为Ｂ位。

A.5B.6C.10D.50

3.一个16选1的数据选择器，其地址输入（选择控制输入）端有Ｃ个。

A.1B.2C.4D.16

4.下列各函数等式中无冒险现象的函数式有Ｄ。

A.

B.

C.

D.

E.

5.函数

，当变量的取值为ACD时，将出现冒险现象。

A.B=C=1B.B=C=0C.A=1，C=0D.A=0，B=0

6.四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y=A。

A.

B.

C.

D.

7.一个8选一数据选择器的数据输入端有E个。

A.1B.2C.3D.4E.8

8.在下列逻辑电路中，不是组合逻辑电路的有D。

A.译码器B.编码器C.全加器D.寄存器

9.八路数据分配器，其地址输入端有C个。

A.1B.2C.3D.4E.8

10.组合逻辑电路消除竞争冒险的方法有AB。

修改逻辑设计B.在输出端接入滤波电容

C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰

二、判断题（正确打√，错误的打×）

1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。

（×）

2.编码与译码是互逆的过程。

（√）

3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。

（√）

4.半导体数码（LED）显示器的工作电流大，每笔划约10mA左右，因此，需要考虑电流驱动能力问题。

（√）

5.共阴接法LED数码显示器需选用有效输出为高电平的七段显示译码器来驱动。

（√）

6.数据选择器和数据分配器的功能正好相反，互为逆过程。

（√）

7.用数据选择器可实现时序逻辑电路。

（×）

8.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。

（×）

三、填空题

1.LED数码显示器的内部接法有两种形式：

共阴接法和共阳接法。

2.对于共阳接法的LED数码显示器，应采用低电平电平驱动的七段显示译码器。

3.消除竟争冒险的方法有修改逻辑设计、接入滤波电容、加选通脉冲等。

第四章时序逻辑电路（触发器）

一、选择题

1.N个触发器可以构成能寄存B位二进制数码的寄存器。

A.N-1B.NC.N+1D.2N

2.一个触发器可记录一位二进制代码，它有C个稳态。

A.0B.1C.2D.3E.4

3.存储8位二进制信息要D个触发器。

A.2B.3C.4D.8

4.对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=ＢＤ。

A.0B.1C.QD.

5.对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T=AD。

A.0B.1C.QD.

6.对于D触发器，欲使Qn+1=Qn，应使输入D=C。

A.0B.1C.QD.

7.对于JK触发器，若J=K，则可完成C触发器的逻辑功能。

A.RSB.DC.TD.Tˊ

8.欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端ABDE。

A.J=K=0B.J=Q,K=

C.J=

K=QD.J=Q,K=0E.J=0,K=

9.欲使JK触发器按Qn+1=

n工作，可使JK触发器的输入端ACDE。

A.J=K=1B.J=Q,K=

C.J=

K=QD.J=Q,K=1E.J=1,K=Q

10.欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端BCD。

A.J=K=1B.J=Q,K=QC.J=Q,K=1D.J=0,K=1E.J=K=1

11.欲使JK触发器按Qn+1=1工作，可使JK触发器的输入端BCE。

A.J=K=1B.J=1,K=0C.J=K=

D.J=K=0E.J=

K=0

12.欲使D触发器按Qn+1=

n工作，应使输入D=D。

A.0B.1C.QD.

13.下列触发器中，没有约束条件的是D。

A.基本RS触发器B.主从RS触发器C.同步RS触发器D.边沿D触发器

14.描述触发器的逻辑功能的方法有ABCD。

A.状态转换真值表B.特性方程C.状态转换图D.状态转换卡诺图

15.为实现将JK触发器转换为D触发器，应使A。

A.J=D,K=

B.K=D,J=

C.J=K=DD.J=K=

二、判断题（正确打√，错误的打×）

1.D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。

（×）

2.RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。

（√）

3.主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。

（√）

4.若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T=A。

（×）

5.由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定（×）。

6.对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。

（×）

三、填空题

1．触发器有2个稳态，存储8位二进制信息要8个触发器。

2．一个基本RS触发器在正常工作时，它的约束条件是

+

=1，则它不允许输入

=0且

=0的信号。

3．触发器有两个互补的输出端Q、

，定义触发器的1状态为Q=1、

=0，0状态为Q=0、

=1，可见触发器的状态指的是Q端的状态。

4．一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是RS=0。

第四章时序逻辑电路（分析与设计）

一、选择题

1．

同步计数器和异步计数器比较，同步计数器的显著优点是A。

A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制。

2．把一个五进制计数器与一个四进制计数器串联可得到D进制计数器。

A.4B.5C.9D.20

3．下列逻辑电路中为时序逻辑电路的是Ｃ。

A.译码器B.加法器C.数码寄存器D.数据选择器

4.N个触发器可以构成最大计数长度（进制数）为Ｄ的计数器。

A.NB.2NC.N2D.2N

5.N个触发器可以构成能寄存Ｂ位二进制数码的寄存器。

A.N-1B.NC.N+1D.2N

6．五个D触发器构成环形计数器，其计数长度为Ａ。

A.5B.10C.25D.32

7．同步时序电路和异步时序电路比较，其差异在于后者Ｂ。

A.没有触发器B.没有统一的时钟脉冲控制

C.没有稳定状态D.输出只与内部状态有关

8．一位8421BCD码计数器至少需要Ｂ个触发器。

A.3B.4C.5D.10

9.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用Ｂ级触发器。

A.2B.3C.4D.8

10．8位移位寄存器，串行输入时经Ｄ个脉冲后，8位数码全部移入寄存器中。

A.1B.2C.4D.8

11．用二进制异步计数器从0做加法，计到十进制数178，则最少需要Ｄ个触发器。

A.2B.6C.7D.8E.10

12．某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要Ｂ时间。

A.10μSB.80μSC.100μSD.800ms

13.若用JK触发器来实现特性方程为

，则JK端的方程为ＡＢ。

A.J=AB，K=

B.J=AB，K=

C.J=

，K=ABD.J=

，K=AB

14．若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用Ｃ个触发器。

A.2B.3C.4D.10

二、判断题（正确打√，错误的打×）

1．同步时序电路由组合电路和存储器两部分组成。

（√）

2．组合电路不含有记忆功能的器件。

（√）

3．时序电路不含有记忆功能的器件。

（√）

4．同步时序电路具有统一的时钟CP控制。

（√）

5．异步时序电路的各级触发器类型不同。

（×）

6．环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。

（×）

7．环形计数器如果不作自启动修改，则总有孤立状态存在。

（√）

8．计数器的模是指构成计数器的触发器的个数。

（×）

9．计数器的模是指对输入的计数脉冲的个数。

（×）

10．D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路。

（×）

11．在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。

（√）

12．把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。

（×）

13．同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。

（×）

14．利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。

（√）

三、填空题

1．寄存器按照功能不同可分为两类：

移位寄存器和数码寄存器。

2．数字电路按照是否有记忆功能通常可分为两类：

组合逻辑电路、时序逻辑电路。

3．由四位移位寄存器构成的顺序脉冲发生器可产生４个顺序脉冲。

4．时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。

第五章半导体存储器

一、选择题

1．一个容量为1K×8的存储器有ＢＤ个存储单元。

A.8B.8KC.8000D.8192

2．要构成容量为4K×8的RAM，需要Ｄ片容量为256×4的RAM。

A.2B.4C.8D.32

3．寻址容量为16K×8的RAM需要Ｃ根地址线。

A.4B.8C.14D.16E.16K

4．若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线+位线）共有Ｃ条。

A.8B.16C.32D.256

5．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为Ｃ。

A.8×3B.8K×8C.256×8D.256×256

6.采用对称双地址结构寻址的1024×1的存储矩阵有Ｂ。

A.10行10列B.5行5列C.32行32列D.1024行1024列

7．随机存取存储器具有Ａ功能。

A.读/写B.无读/写C.只读D.只写

8．欲将容量为128×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输出端数为Ｄ。

A.1B.2C.3D.8

9．欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为Ｂ。

A.4B.2C.3D.8

10．只读存储器ROM在运行时具有Ａ功能。

A.读/无写B.无读/写C.读/写D.无读/无写

11．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容Ｄ。

A.全部改变B.全部为0C.不可预料D.保持不变

12．随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容Ｃ。

A.全部改变B.全部为1C.不确定D.保持不变

13．一个容量为512×1的静态RAM具有Ａ。

A.地址线9根，数据线1根B.地址线1根，数据线9根

C.地址线512根，数据线9根D.地址线9根，数据线512根

14．用若干RAM实现位扩展时，其方法是将ＡＣＤ相应地并联在一起。

A.地址线B.数据线C.片选信号线D.读/写线

15．PROM的与阵列（地址译码器）是。

A.全译码可编程阵列B.全译码不可编程阵列