”i-IQCCWacra
Hi-
眉泰fcM®1l@l
图7-1-3二进制开关模拟控制原理图
六、手动实验提示
（一）初始化操作
一旦进入“L”状态，首先应把二进制开关单元”的26只模拟开关拨至下方（即低电平信号“L”），使26只微控制状态指示灯处“暗”，然后按【单步】命令键关闭全部控制信号锁存输出位，川手动方法完成微控制器的初始清零操作。
在“L”状态下直接按
【复位】按钮亦可完成微控制器的初始清零操作。
（二）控制信号的打入方法
（1）有效状态的特征：
本系统提供的是“正逻辑”控制电路，通常情况下把高电平“H”定义为有效状态，以点亮发光二极管为标志。
（2）有效状态的建立：
结合实验项口，按实验要求把相关的二进制开关拨向上方，点亮对应的发光二极管。
（3）有效状态的控制：
在建立有效状态的基础上，按【单步】命令键单次川动吋序节拍信号T1、T2、T3、T4,模型机按时序要求在相关时刻发出控制信号，以手动方式实现相关单元实验。
（三）总线输入/输出约定
（1）输入约定
对于计算机各部件的数据输出必须通过数据总线來完成，为了避免总线冲突与竞争，模型机规定在同一机器周期内只能允许一个部件的数据占用总线。
结合手动控制列举如下约定：
1数据开关送总线：
令SW-B=1,CBA=OOO,CE=O
2存储器内容送总线：
令CE=1,SW-B=O,CBA=OOO
3其它部件送总线：
令CBA=001~111,SW-B=O,CE=O
（2）输出共享
对于计算机各部件的数据输入可共亨总线内容，即在同--机器周期内允许把当前数据同时送2个以上部件单元，结合手动控制举例如下：
例：
把数据开关的内容送通用寄存器R0、运算寄存器DR1、地址寄存器AR、指令寄存器IR,令SW-B=1,LDR0=1,LDDR1=1,LDAR=1,LDIR=1,然后按【单步】命令键即可实现总线数据共亨。
七、实验内容
（-）算术运算实验
（1）写操作（置数操作）
拨动二进制数据开关向DR1和DR2寄存器置数，具体操作步骤如下：
数据开关
（01100101）
u>三态门u>
寄存器DR1（01100101）
数据开关
（10100111）
寄存器DR2
（10100111）
CBA=OOO
CE=O
SV-B=1
LDDR1=1
LDDR2=0按单步键
LDDR1=O
LDDR2=1
按单步键
注：
【单步】键的功能是启动时序电路产生T1-T4四拍单周期脉冲
（2）读操作（运算寄存器内容送总线）
首先关闭数据输入三态控制端（SW-B=0）,存储器控制端CE保持为0,令LDDR1=0.
LDDR2=0,然后打开ALU输出三态门（CBA=010）,置M、SO、S1、S2、S3为11111,再按【单步】键，数据总线单元显示DR1的内容，若把M、SO、S1、S2、S3置为10101,再按【单步】键，数据总线单元显示DR2的内容。
（3）算术运算（不带进位加）
HCBA=010,CN、M、SO、S1、S2、S3状态为101001,按【单步】键，此吋数据总线单元应显示00001100（0CH）o
（二）进位控制实验
进位控制运算器的实验原理如实验四图7-4-1所示，其中181的进位位进入74LS74锁存器D端，该端的状态锁存受AR和T4信号控制，其中AR为进位位允许信号，高电平有效；T4为时序脉冲信号，当AR=1时在T4节拍将本次运算的进位结果锁存到进位锁存器中，实现带进位控制实验。
（1）进位位清零操作
在“L”状态下，按动【复位】按钮，进位标志灯C丫“灭”，实现对进位位的清零操作。
（当进位标志灯“亮”时，表示CY=1）。
（2）用二进制数据开关向DR1和DR2寄存器置数
首先关闭ALU输出三态门（CBA-000）、CE=0,开启输入三态门（SW・B=1）,设置数据开关，向DR1存入01010101（55H）,向DR2存入10101010（AAH）。
操作步骤如下:
数据开关
（01010101）
三态门
寄存器DR1（01010101）
<=>
数据开关
（10101010）
寄存器DR2
（10101010）
CBA=000
LDDR1=1
LDDRl=0
CE=0
LDDR2=0
LDDR2=1
SW-B=1
按单步键
按单步键
注：
【单步】键的功能是启动时序电路产生T1-T4四拍单周期脉冲
⑶验证带进位运算的进位锁存功能
关闭数据输入三态门（SW・B=0）、CE=0,使CBA=010,AR=1,置CN、M、SO、
S1、S2.S3的状态为101001,按【单步】键，此时数据总线单元显示的数据为DR1加DR2,若进位标志灯CY“亮”,表示有进位；反之无进位。
（三）逻辑运算实验
⑴写操作（直数操作）
拨动二进制数据开关向DR1和DR2寄存器置数，具体操作步骤如下:
数据开关
（01100101）
三态门
寄存器DR1
（01100101）
<=>
数据开关
（10100111）
寄存器DR2（10100111）
_CBA=OOO
「LDDR1二1_
■lDDR1=0■
CE=O
LDDR2=0
LDDR2=1
SW・B=1
按单步键
按单步键
注：
【单步】键的功能是启动时序电路产生T1-T4四拍单周期脉冲
（2）读操作（运算寄存器内容送总线）
首先关闭数据输入三态控制端（SW-B=0）,存储器控制端CE保持为0,令LDDR1=0、LDDR2=0,然后打开ALU输出三态门（CBA=010）,置M、SO、S1、S2、S3为11111,再按【单步】键，数据总线单元显示DR1的内容，若把M、SO、S1、S2、S3置为10101,再按【单步】键，数据总线单元显示DR2的内容。
（3）逻辑或II：
-运算
逻辑或非运算的方法是置CBA=010,M、SO、S1、S2、S3状态为11000,按【单步】键,此时数据总线单元应显示00011000（18H）。
七、实验思考
验证74LS181的算术逻辑运算功能。
在给定DR1=65>DR2=A7的情况下,改变运算器的功能设置,按【单步】键,观察运算器的输出，填入卜-页表格屮，并和理论分析进行比较、验证。
DR1
DR2
S3S2SISO
M二0（算术运算）
M-l
（逻辑运算）
CN二1手诽冷
CN二0右出冷
65
A7
0000
F=（65）
F=（66）
F=（9A）
65
A7
0001
F=（E7）
F=（E8）
F=（18）
65
A7
0010
F=（7D）
F=（7E）
F=（82）
0100
F=（）
F=（）
F=（）
0101
F=（）
F=（）
F=（）
0110
F=（）
F=（）
F=（）
0111
F=（）
F=（）
F=（）
1000
F=（）
F=（）
F=（）
1001
F=（）
F=（）
F=（）
1010
F=（）
F=（）
F=（）
1011
F=（）
F=（）
F=（）
1100
F=（）
F=（）
F=（）
1101
F=（）
F=（）
F=（）
1110
F=（）
F=（）
F=（）
1111
F=（）
F=（）
F=（）
附:
74LS181逻辑
方式
M二1逻辑运算
汗0算术运算
S3S2SISO
CN=1（无进位）
CN=O（有进位）
0000
F二/A
F二A
F二A加1
0001
F=/（A+B）
F=A+B
f=（a+b）ini
0010
F=/AB
F=A»-/B
F=（A+/B）加1
0011
1-0
2减1（2的补）
1-0
0100
F二/（AB）
F二A加A/B
F二A加A/B加1
0101
F=/B
F二（A+B）加A/B
F=（A+B）加A/B加1
0110
2/（A©B）
F=A减B减1
减B
0111
F=A/B
F=A/B减1
F二A/B
1000
F二/A+B
2A加AB
F二A加AB加1
1001
F=A®B
2A加B
F二A加B加1
1010
F二B
F二（A+B）加AB
F二（A+/B）加AB加1
1011
F=AB
F二AB减1
F=AB
1100
F二1
F二A加A
F二A加A加1
1101
1-A+/B
2（A+B）加A
F=（A+B）加A加1
1110
F二A+B
F=（A+/B）加A
F=（A+/B）加A加1
1111
F二A
F=A减1
F二A
注:
①表中“+”表示逻辑或，“田”表示逻辑异或,“/”表示逻辑非,“AB”表示逻辑与。
②加法运算时,CY=1表示运算结果有进位,CY=O表示运算结果无进位；减法运算时,CY=1表示运算结果无借位,CY=O表示运算结果有借位。
实验二通用寄存器实验
一、实验目的
1.熟悉通用寄存器概念。
2.熟悉通用寄存器的组成和硕件电路。
二、实验要求
完成3个通用寄存器的数据写入与读出。
三、实验原理
实验中所用的通用寄存器数据通路如图7-2-1所示。
由三片8位字长的74LS374组成RO、R1、R2寄存器纟R成。
三个寄存器的输入接口用一8芯扁平线连至BUS总线接口,而三个寄存器的输出接口用一8芯扁平线连至BUS总线接口。
图中RO・B、R1-B.R2-B经CBA二进制控制开关译码产生数据输出选通信号（详见表7-2-1）,LDR0、LDR1、LDR2为数据写入允许信号，由二进制控制开关模拟，均为高电平冇效；T4信号为寄存器数据写入脉冲，上升沿有效。
在手动实验状态（即“L”状态）每按动一次【单步】命令键，产生一次T4信号。
!
0
•0
「Ii数華总线
Q7...Q0
D7...D0
rn…
Q7...Q0
D7…DO
—0-1-9I?
T2
@二进制开关单元一
^^1^^1
表7-2-1通用寄存器单元选通真值表
C
B
A
选择
1
0
0
R0-B
1
0
1
R1-B
1
1
0
R2-B
四、实验连线
图7-2-2
实验连线示意图
启动停止
®®®®®
画时序启停回冋回冋
：
|SUI-Bgc
按图7-2-2所示，连接实验电路：
①总线接口连接：
用8芯扁平线连接图7-2-2中所有标明“[J•目”或“目•目”图
案的总线接口。
②控制线为吋钟信号连接：
用双头实验导线连接图7-2-2中所有标明“o*c”
或图案的插孔（注：
Dais-CMH的时钟信号己作内部连接）。
•\r
五、实验内容
（1）通用寄存器的写入
拨动二进制数据开关向R0和R1寄存器置数，具体操作步骤如下:
电路名称
主要电路内容
运算器单元（ALUUNIT）
运算器、进位控制器、移位寄存器、寄存器堆、内部总线
计数器与地址寄存器单元
（ADDRESSUNIT）
地址寄存器、程序地址计数器
微控器单元
（MICROCONTROLLERUNIT）
指令寄存器、指令择码器、微代码控制寄存器及其26位二进制控制模拟开关、逻辑译码单元、时序电路、启停电路、单脉冲电路、脉冲源、中断控制
主存单元（MAINMEM）
SRAM6116
输入设备、输出设备
（INPUTDEVICE&OUTFTDEVICE）
开关、显示灯、8位LED显示、16个数字键、16个命令键，每个部件都冇双位显示器
逻辑信号测量单元
2路逻辑信号PC示波器、信号测试
单片机控制单元（PCUNIT）
控制单片机、MACH、RS-232-C串口等
电源
高性能开关电源、输岀为+5V/3A
通用实验单元（扩展实验广
2个1040/28芯通用型锁紧式扩展插座
PLD单元（扩展实验广
2个PLCC扩展方插座
注：
【单步】键的功能是启动时序电路产生T1-T4四拍单周期脉冲
（二）通用寄存器的读出
关闭数据输入三态（SW-B=O）,存储器控制端CE=O,令LDRO=O>LDR1=0.
LDR2=0,分别打开通用寄存器RO、R1、R2输出控制位,置CBA=100时,按【单步】键，数据总线单元显示R0中的数据01H；置CBA=101时，按【单步】键。
数据总线单元显示R1中的数据80H；置CBA=110时,按【单步】键,数据总线单元显示R2中的数据（随机）。
实验三移位寄存器实验
一、实验目的
1.了解移位寄存器的硬件电路，验证移位控制与寄存的组合功能。
2.利用寄存器进行数据传输。
二、实验要求
实现寄存器移位操作，了解通用寄存器的运用。
三、实验原理
图7・3・1带进位移位寄存器电原理图
上图所示，使用了一•片74LS299作为移位发化器，其中8位输入/输出端以8芯扁平线连接形式和总线接口连接。
299-B信号控制其使能端（0有效），T4为时序节拍脉冲，实验吋按【单步】命令键产生。
由SO、S1、M控制信号设置其运行状态，其控制特性列表如下：
表7-3-1
299・R
S1
so
M
功能
0
0
0
仟賁
保持
0
1
0
0
循环右移
0
1
0
1
帶讲付循环右移
0
0
1
0
循环片移
0
0
1
1
帶讲付循环左務
仟賁
1
1
仟煮
装数
说明:
令CBA=011时表中299・B=0。
四、实验连线
输入/输出接口
ALU
299
LDDR1O
O
O
LDDR2©
O
DR1
03
S3
S2S1
go
gogo
O
S0MCNgOgoOc>O
00
ZQC¥
299-B
O
♦
O
口LU-B
O
G
O
cv
JUUL
O
O
ZQ
O
OR
go
T1T2T3T4ooooRl
图7-3-2实验连线示意图
按图7-3-2所示，连接实验电路：
①总线接口连接：
用8芯扁平线连接图7-3-2中所有标明“目網”或“目儷”图
案的总线接口。
②控制线与时钟信号“mUL”连接：
用双头实验导线连接图7-3-2中所有标明“0哗C”o
或“文”图案的插孔（注：
Dais-CMH的时钟信号已作内部连接）。
.0.
五、实验内容
（一）移位寄存器置数
首先置CBA=000,然后按下面所列流程图操作:
眾隘二>三态门
置数
（01100101）
三态门
CBA=000
CE=0
SW-B=1
50=1
51=1按单步键
CBA=Oir
CE=O
SW-B=O
注：
【单步】键的功能是启动时序电路产生T1-T4四拍单周期脉冲
（二）寄存器移位
首先置CBA=011（299・B=0）、SW-B=0>CE=O,然后参照表7・2改变SO、S1、
M的状态，按动【单步】命令键观察移位结果。
（三）移位结果的寄存
把移位寄存器移位示的内容寄存到通用寄存器（以R0为例）,首先按图7-2-2所示连接实验电路。
在移位操作后保持CBA=011（即299-B=0）>ES0=0.S1=0,令LDR0=1,再按动【单步】命令键即可完成移位结果保存到通用寄存器R0的操作。
（四）移位结果的读出
置CBA=100.SW-B=0>CE=O,按【单步】键，数据总线单元显示R0寄存器的内容，该内容应与移位寄存器的内容一致。
实验四判零实验
一、实验目的
熟悉判零线路的硬件。
二、实验要求
完成运算寄存器的判零。
三、实验原理
CN+4A
299-B6
口匚|
口匚|
0T4
D2〜02
74LS74
Q1
I181运算器进位位
NOT
74LS245
181181
R
A
6I
M
6I
QZQ
299@
IQA—
I
S0?
I299⑰
QH—
I
51?
口ND
9299-B
图7-4-1标志位锁存原理图
零标志的实验原理如图7-4-1所示，其屮181的8位输出端逻辑或非后进入74LS74锁存器D端，该端的状态rflAR和T4信号控制，当AR=1时，按【单步】命令键，在T4节拍把当前ZQ状态锁存到零标志锁存器屮。
四、实验内容
（1）本实验的连接请按图7-1-2所示。
（2）用二进制数据开关向DR1和DR2寄存器置数
首先关闭ALU输出三态门（CBA=OOO）>CE=O,开启输入三态门（SW・B=1）,设置数据开关。
例如向DR1.DR2均存入00000001（01H）o具体操作步骤如下：
数据开关—
（00000001）_
三态门匚二>
寄存器DR1
（00000001）
寄存器DR2
（00000001）
CBA=000
CE=0
SW-B=1
LDDR1=1
LDDR2=0按单步键
LDDR1=O
LDDR2=1
按单步键
注：
【单步】键的功能是启动时序电路产生T1〜T4四拍单周期脉冲
（3）读操作（运算寄存器内容送总线）
首先关闭数据输入三态控制端（SW-B=0）,存储器控制端CE保持为0,令LDDR1=0.
LDDR2=0,然后打开ALU输出三态门（CBA=010）,置M、SO、S1、S2、S3为11111,再按【单步】键，数据总线单元显示DR1的内容00000001（01H）,若把M、SO、S1、S2、S3置为10101,再按【单步】键，数据总线单元显示DR2的内容00000001（01H）o
（4）带进位减法运算
令SW・B=0、CE=0,置CBA=010、AR=1,置CN、M、SO、S1、S2、S3为000110,按【单步】键，此时数据总线单元应显示00000000（00H）o
注：
181运算器作减法运算时，有借位CY=0,无借位CY=1O
（5）寄存器判零
在保持带进
升级会员 