数字电路与数字逻辑练习题.docx
《数字电路与数字逻辑练习题.docx》由会员分享，可在线阅读，更多相关《数字电路与数字逻辑练习题.docx（12页珍藏版）》请在冰点文库上搜索。
数字电路与数字逻辑练习题
一、填空
1.数制变换:
a）将十进制数175转换成二进制数为、十六进制为、八进制为。
b）二进制数（111010010）2对应的十六进制数是、八进制为—、十进制为
c）（16.52）8=（
）2=（
）16=（）10
d）（17）10=（）
2=（
）16=（
）8
2.编码：
a）（1000）自然二进制码
=（）
余3码,
（110100）2=（
）BCD。
b）（15.5）10=（
）8421BCH
（
）余3BCD。
c）（38）10用8421BCD码表示为。
d）二进制数（-100000）的原码为_、补码为___。
e）［X］反=10111，则［X］补=—，［X］原=，［X］真值=。
g）［X］补=10110,则［X］反=—，［X］原=，［X］真值=。
3.一种进位计数包含两个基本因素：
和。
4.常见的BCD编码中，有权码有、，无权码有、。
5.如采用奇偶校验传送的数据部分为0111001，则所加奇校验位应为，偶校验位
应为。
6.逻辑代数的基本运算有：
___、___、___。
7.当决定一事件的条件中，只要具备一个条件，事件就会发生，称这种关系为
逻辑关系，或称为关系。
8.真值表如下表，写出F1、F2、F3、F4的逻辑关系表达式
A
B
F1
F2
F3
F4
0
0
0
0
0
1
0
1
1
0
1
1
1
0
1
0
1
1
1
1
1
1
0
0
9.逻辑函数F=A+AB以最小项形式表示为，可化简为10.逻辑函数F=AB+AB的对偶函数F'=亠，反函数F=
逻辑函数F=AB+BC+C（A+D）的对偶函数F'=_，反函数F=
逻辑函数F=AB•C（AD）的对偶函数F'二_，反函数F二
为使F二A，则B应为何值（高电平或低电平）？
11.
12.
13.
14.
15.
16.
17.
18.
19.
20.
21.
22.
23.
24.
25.
26.
丫=1,分别是A、B、C的取值组合为：
;若把该函数表示为最小项的形式，则
Y=。
对于任意两个最小项，其逻辑“与”为。
n个变量的全部最小项的逻辑“或”
为—。
某一个最小项不是包含在函数F中，就是包含在中。
卡诺图中最大的特点是：
两个相邻最小项。
相邻两/四个最小项合并后，可以消去—个变量，合并后构成的块称为
卡诺图中的逻辑相邻有三种情况：
—、、—。
逻辑变量只有、—两种取值；在正逻辑规定中分别用_、_电平表示。
用—表示高电平，用—表示低电平，称为负逻辑。
正逻辑中的“与”逻辑，是负逻辑中的;正逻辑中的“或”逻辑，是负逻辑中
的。
三态门的三种状态为、、。
三态门如下图所示，当控制输入为0是，电路输出为;当控制输入为1时，电
路输出为
TTL门的输入端悬空，逻辑上相当于接—电平。
数字逻辑电路可以分为和两大类。
时序逻辑电路可以分为和
两大类。
异步时序逻辑电路可以分为和大类。
时序逻辑电路在任一时刻的稳定输出不仅与—有关，而且还与—有关。
常用集成化组合逻辑电路有：
。
27.RSJK、D和T四种触发器中，唯有触发器存在输入信号的约束条件。
28.集成化触发器按照触发（时钟控制）方式分类，有_、>；按功能分类,
^有、、、。
30.一个触发器可以保存位二进制数。
要存储8位二进制数，需要_个存储器。
31.在原始状态化简时，可以得出“等效状态”的3种情况是：
___、、___。
32.常用的集成化同步时序电路主要有：
—、、—。
33.
脉冲异步电路中，记忆元件通常是—，电位异步电路中，记忆元件通常是—。
34.
00
00
代
3.函数F=ABBC的“或与”式为（
A.（A+c）（B+c）B
（A+B）（A+C）C（A+B）（B+C）d（B+C）（A+B）
4.对于时钟RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为（）
A.RS=X0B.RS=0XC.RS=X1D.RS=1X
5.时序逻辑电路的一般结构由组合电路与（）组成。
A.全加器B•存储电路C.译码器D.选择器
6.下列各式中的四变量ABCD的最小/大项是（）。
A.ABCDB.AB（CD）C.ABCDD.ACD
7.下列关于最大项的叙述不正确的是（）。
A.由n个变量构成的最大项共有2n项；
B.对于任意两个最大项，其逻辑“或”为0；
C.n个变量的全部最大项的逻辑“与”为0；
D.某一个最大项不是包含在函数F中，就是包含在反函数中
8.下列关于最小项的叙述不正确的是（）。
A.由n个变量构成的最小项共有n2项；
B.对于任意两个最小项，其逻辑“与”为0；
C.n个变量的全部最小项的逻辑“或”为1；
D.某一个最小项不是包含在函数F中，就是包含在反函数中。
9.若左/右移寄存器输入端为0,则其在1/2个CP脉冲作用下，可实现所存数据（
A.乘以2B.乘以4C.除以2D.除以4
10.下列属于组合逻辑电路的是（）。
A.触发器B.译码器C.移位寄存器D.计数器
11.
0^5）
下列时序电路的状态图中，具有自启动功能的是（）。
12.一个8/16位的二进制整数，用十进制数表示至少要（）位。
A.3B.4C.5D.6
13.具有“置0”“置1“保持”和“计数翻转”功能的触发器叫（）。
A.JK触发器B.D触发器C.T触发器D.RS触发器
14.时序电路可以由（）组成。
A.门电路B.触发器或门电路C.触发器或触发器和门电路的组合
15.以下关于时序电路输出状态改变的叙述中，正确的是（）。
A.仅与该时刻输入信号的状态有关
B.仅与时序电路的原状态有关
C.与该时刻输入信号的状态有关，也与时序电路的原状态有关
D.与该时刻的外部输入无关，但与该时刻触发器的输入和时钟有关
16.当决定某个事件的全部条件都具备时，这件事才会发生。
这种关系称为（）
辑。
A.或B.与C.非D.异或
17.在下列电路中不是组合逻辑电路的是（）o
A.译码器B.编码器C.全加器D.寄存器
18.组合逻辑电路的分析和设计所用到的主要工具是（）
A.逻辑电路B.真值表C.状态表D.状态图
19.下列数的表示范围最大的是（）。
A.真值B.原码C.反码D.补码
20.
00
01
■0
]]
F
0
1
1
°
下列真值表完成的逻辑函数为（）。
A.F=ABB.F=A-BC.F=A®BD.F=A+B
21.当J=0,K=0时，钟控JK触发器的次态输出为（）
A.现态不变B.1C.现态取反D.0
三、逻辑函数化简
1•用代数法将函数F化为最简与或式：
F二ACADECD
F=ABABDACBCD
F=ABABBCBCD
2•用卡诺图法化简函数：
F（A,B,C）八m（0,1,2,4,5,7）
F（A,B,C）二'm（0,3,4,6）
F（A,B,C,D）八m（0,2,3,6,7,8,10,11）
3.将具有无关最小项的函数化为最简“与或”式：
F（A,B,C,D）二為m（0,2,7,13,15），其中无关最小项为'd（1,3,4,5,6,8,10）
F（A,B,C,D）八m（0,2,3,5,7,8,10,11），其中无关最小项为'd（14,15）。
F（A,B,C,D）「m（1,3,5,7,9），其中无关最小项为'd（10,11,12,13）
四、综合
1.将函数化简，变换为“与非-与非”形式，并画出逻辑图
（1）F=ABDACACDAD
（2）F=ABACDACBC
2.分析下图所示逻辑电路的功能，并请用异或门完成该功能
3.
试分析图中的组合逻辑电路的功能。
（1）完成该逻辑电路真值表；
（2）分别写出函数C、S的逻辑表达式；（3）说明该逻辑电路的功能。
4.下图所示是“与非”门构成的基本触发器，输入R、S的波形如图所示，写出功能表,画出Q的波形，并指出不定状态。
5.在下图中给出了基本RS锁存器结构图和输入波形图。
请画出输出Q的波形。
6.
若CP和D输入的波形如下图所示，画出输出Vo的波形。
7.
输入
输出
E
A
B
Y0
Y1
Y2
Y3
i
X
X
1
1
1
1
0
0
0
0
1
1
1
0
1
0
1
0
1
1
0
0
1
1
1
0
1
0
1
1
1
1
1
0
EAB
EAB
"4译码器
-4译码器
YQnY2Y3
TOYlY2Y3
1111
1111
2输入译码器功能表
8.试用八选一数据选择器和必要的门电路实现逻辑函数
（1）Y二ACABCABC
8选1数据选择器功能表
E
S0
S1
S2
Y
0
X
X
X
0
1
0
0
0
D0
1
1
0
0
D1
1
0
1
0
D2
1
1
1
0
D3
1
0
0
1
D4
1
1
0
1
D5
1
0
1
1
D6
1
1
1
1
D7
9.逻辑电路如下图所示，试分析其逻辑功能。
（1）写出激励方程、输出方程；
（2）列
出状态转移表；（3）画出状态转移图；（4）说明该电路的逻辑功能。
1（輸出〉
10.逻辑电路如下图所示，试分析其逻辑功能。
（1）写出激励方程、输出方程；
（2）列
出状态转移表；（3）画出状态转移图；（4）说明该电路的逻辑功能，并说明能否自启动。
升级会员 