半导体常用英语词汇Word文档下载推荐.doc
《半导体常用英语词汇Word文档下载推荐.doc》由会员分享，可在线阅读，更多相关《半导体常用英语词汇Word文档下载推荐.doc（17页珍藏版）》请在冰点文库上搜索。
Lot从进站等候开始到当站加工后出货时间点截止。
Spec.规格Specification的缩写。
产品在机台加工过程中，每一站均设定规格。
机台加工后，产品或控片经由量测机台量测，该产品加工后，是否在规格内。
若超出规格﹝OutofSPEC﹞，必须通知组长将产品Hold，并同时通知制程工程师前来处理，必要时机台要停工，重新monitor，确定量测规格，藉以提升制程能力。
SPCStatisticsProcessControl统计制程管制；
透过统计的手法，搜集分析资料，
然后调整机台参数设备改善机台状况或请让机台再处理每一批产品时，都能接近规定的规格，藉以提升制程能力。
OI OperationInstruction操作指导手册；
每同一型号的机台都有一份OI。
可以共享一份OI。
OI含括制程参数、机台程序、机器简介、操作步骤与注意事项。
其中操作步骤与注意事项是我们该熟记的部分。
TECN TemporaryEngineeringChangeNotice临时工程变更通知。
因应客户需求或制程规格短期变更而与O.I.所订定的规格有所冲突时，由
制程工程师发出TECN到线上，通知线上的操作人员规格变更。
所以上班
交接之后，第一件事应先阅读TECN并熟记，阅读后并要在窗体上签名。
TECN既为短暂，就必须设定期限，过期的TECN必须交由组长，转交Key-in回收！
Q：
当O.I.与TECN有冲突时，以哪一个为标准？
Yield 当月出货片数
良率=
当月出货片数+当月报废片数
良率越高，成本越低。
Discipline 简单称之为『纪律』。
泛指经由训练与思考，对群体的价值观产生认同而自我约束，使群体能在既定的规范内达成目标，与一般的盲从不同。
制造部整体纪律的表现，可以由FAB执行6S够不够彻底和操作错误多寡
作为衡量标准！
FAB内整体的纪律表现，可以反应在Yield上。
AMHS AutomaticMaterialHandlingSystem：
自动化物料传输系统。
FAB内工作面积越来越大，且放8吋芯片的POD重达5.8公斤左右，利用
人力运送的情况要尽量避免，再则考虑FABWIP的增加，要有效追踪管理
每个LOT，让FAB的储存空间向上发展，而不治对FAB内的AirFlow影
响太大，所以发展AMHS。
有人称呼AMHS微Interbay或是OverheadTransportation。
广义的AMHS，应包含Interbay和Intrabay。
ProcessandEquipment
Process：
以化工反应加工、处理。
FAB内芯片加工包含了物理和化学反应。
ProcessEngineering叫做制程工程师，简称为P.E.简单称为制程。
Equipment：
机器设备的统称，泛指FAB内所有的生产机台与辅助机台。
EquipmentEngineering叫做设备工程师，简称为E.E.简单称为设备。
AutomationEng+MFG+P.E+E.E.构成FAB内基础Operation。
O.I.是四者共同的语言，最高指导原则。
Recipe（PPID）程序；
当wafer进入机台加工时，机台所提供的一定步骤，与每个步骤具
备的条件。
机台的Recipe则记录Wafer进机台后要先经过那一个Chamber（反应室），再进入那一个Chamber。
每一个Chamber反应时要通过那些气体、流量各多少？
当时Chamber内的温度、压力、反应时间应该控制在那一个范围。
CleanRoom 洁净室；
在半导体厂引申为从事生产活动的地方，也就是我们所说的
FAB。
Area 区域；
。
某一特定的地方。
在FAB内又可区分为以下的几个工作区域，每一个区域在制程上均有特定 的目的。
WAFERSTARTAREA–芯片下线区
DIFFAREA–炉管（扩散）区
PHOTOAREA–黄光区
ETCHAREA–蚀刻区
IMPAREA–离子植入区
CVDAREA–化学气相沉积区
SPUTAREA–金属溅镀区
CMPAREA–化学机械研磨区
WATAREA–芯片允收测试区
GRIND–晶背研磨区
CWR﹝ControlWaferRecycle﹞--控挡片回收中心
Bay由走道两旁机器区隔出来的区域。
FAB内的Bay排列在中央走道两旁，与中央走道构成一个「非」字型，多条Bay可以并成一个Area。
OPIOperatorInterface操作者接口；
PROMIS系统呈现在操作端的画面，使用者可以由起始画面进入特定的功能画面，完成工作。
某些常用的功能画面经过整合以图形显示在一个画面上，每个图形代表一项功能，这些图形叫做GUI﹝GraphicUserInterface﹞。
Rack货架；
摆放POD的地方，固定不动。
PNProductionNotice制造通报；
凡OI未规定之范围，或已规定但需再强调所及的临时性通知最长为期一个月，需经制造部副理签核过。
PN也是每天一上班交接后必读的资料，需签名，列入Audit项目。
Controlwafer控片；
控片进机台加工后，要经过量测机台量测，测量后的值可以判定机台是否处在稳定的状态，可以从事生产或RUN出来的产品是否在制程规格内，才决定产品是不是可以送到下一站，还是要停下来，待制程工程师检查。
控片使用一次就要进入回收流程。
DummyWafer挡片；
挡片的用途有2种：
﹝1﹞暖机﹝2﹞补足机台内应摆芯片而未摆的空位置。
挡片可重复使用到限定的时间﹝RUN数、厚度…﹞后，再送去回收。
Alarm警讯；
机台经常会送出一些AlarmMessage，告诉操作人员当时机台不正常的地方。
透过设备工程师的处理，将机台恢复正常可以生产的状态。
部分Alarm并不影响生产，只是一个警告讯号，严重的Alarm，会将机台停下来。
不论是哪一种Alarm制造部操作人员都应将讯息转告工程部人员，不能私自处理。
Move产量；
FAB以芯片的MOVE作当天生产结果的MOVE有Stagemove、stepmove、locationmove或layermove，大致上我们会以Stagemove加上stepmove去计算各区的表现。
KSR生产报表；
从KSR的MOVE量，可以比较出当天生产状况的好坏。
一个Lot如果有25pcs，当天移动3个stage的话，则该Lot当天的MOVE量为75pcs。
如果这三个Stage内有12Steps再加上第四个Stage﹝已过了2个step，尚有1个stepmove未过﹞，则该Lot当天stepmove为
25*﹝12+2﹞=350pcs
TurnRatio周转率（T/R）；
周转率可以判断FABCycleTime的长短，在制品﹝WIP﹞的多寡。
如果一批货一天平均过三个Stage，该批或从下线到出货一共要过120个stage，则该批货的平均周转率﹝T/R﹞为3，CycleTime为40天。
将FAB所有的Lot加起来，就等于FAB现有在制品WIP数目。
统计这些现有在制品当天的移动量就可以得到当天的FAB所有的MOVE量。
FAB当天的MOVE量
该FAB当天所有产品的turnratio=
FAB当天的WIP水准
Q：
一批货有100个stage，该批每天平均T/R为4，若该批货12/30要出货，理论上要在什么时候下线？
WPHWaferPerHour每小时机台产出芯片数量；
机台也有MOVE，指的是该机台在某段时间，所加工的芯片数量。
这段时间，机台实际从事生产的时间即为UPTime。
WPH可以用来衡量直接人员的工作绩效。
WPH=MOVE/UPTime。
例如：
从早上8：
00到下午18：
00A机台一天产出的300片Wafer。
而该机台从11：
00---15：
00因维修保养而停止生产，所以A机台从08：
00到18：
00的平均WPH为300/﹝10-4﹞=50片。
PMPreventionMaintenance预防保养；
机器经过一段时间连续生产，必须更换部分零件或耗材，而中止生产交由设备工程师维修，便叫PM，异常状况下当机而中止生产不同。
PM的坚隔依机台特性而各有不同，有的算片数或RUN数，有的固定每周每月。
想象汽车每隔5000/10000公里要换机油、检查各部位的零件，道理是一样的。
Monitor测机；
O.I规定周期性之制程规格测机
A:
每日换班时之dailymonitor
B:
累积特定RUN数/片数时之monitor
C:
超过某一特定时间后欲执行run货时所必须加做之
monitor
D:
累积特定厚度时之monitor
Particle含尘量/微尘粒子
Pod晶盒
Cassette晶舟
Tag电子显示器
Split/MergeSplit：
分批Merge：
合并；
一批货跑到某一点，因为某些原因而需要作分批﹝Split﹞。
TE除了要将实际的Wafer分成两批放在不同的POD内外，还要在GUI帐上将原批号分帐。
这个时候原批号被要求将部分芯片的帐转出来，变成另一批，即产生子批，原批号便成为母批举例说明：
LotID：
K00001.1有25片，芯片刻号#1~#25其中#13~#25（共13pcs），
各被客户要求分批出来做其它加工程序，则产生：
K00001.1#1~#12（母批）、K00001.2#13~#25（子批）
子批的批号由MES自动产生
分批的原因不外乎下列几种：
1.客户要求
2.制程工程师调整Recipe参数，提升良率
3.Rework重做重工
4.控片使用前……
5..报废芯片
6.验机（新机台）
7.到其它厂区Backup（比较异同）
半导体名词解释
2009-11-2416:
58
半导体技术2008-11-2413:
19阅读128评论1
字号：
大中小
1.何谓PIE?
PIE的主要工作是什幺?
答：
ProcessIntegrationEngineer（工艺整合工程师）,主要工作是整合各部门的资源,对工艺持续进行改善,确保产品的良率（yield）稳定良好。
2.200mm，300mmWafer代表何意义?
8吋硅片（wafer）直径为200mm,直径为300mm硅片即12吋.
3.目前中芯国际现有的三个工厂采用多少mm的硅片（wafer）工艺？
未来北京的Fab4（四厂）采用多少mm的wafer工艺？
当前1~3厂为200mm（8英寸）的wafer,工艺水平已达0.13um工艺。
未来北京厂工艺wafer将使用300mm（12英寸）。
4.我们为何需要300mm?
wafersize变大，单一wafer上的芯片数（chip）变多，单位成本降低
200→300面积增加2.25倍,芯片数目约增加2.5倍
5.所谓的0.13um的工艺能力（technology）代表的是什幺意义？
是指工厂的工艺能力可以达到0.13um的栅极线宽。
当栅极的线宽做的越小时，整个器件就可以变的越小，工作速度也越快。
6.从0.35um->
0.25um->
0.18um->
0.15um->
0.13um的technology改变又代表的是什幺意义？
栅极线的宽（该尺寸的大小代表半导体工艺水平的高低）做的越小时，工艺的难度便相对提高。
从0.35um->
0.25um->
0.18um->
0.15um->
0.13um代表着每一个阶段工艺能力的提升。
7.一般的硅片（wafer）基材（substrate）可区分为N,P两种类型（type）,何谓N,P-typewafer?
N-typewafer是指掺杂negative元素（5价电荷元素，例如：
P、As）的硅片,P-type的wafer是指掺杂positive元素（3价电荷元素,例如：
B、In）的硅片。
8.工厂中硅片（wafer）的制造过程可分哪几个工艺过程（module）？
主要有四个部分：
DIFF（扩散）、TF（薄膜）、PHOTO（光刻）、ETCH（刻蚀）。
其中DIFF又包括FURNACE（炉管）、WET（湿刻）、IMP（离子注入）、RTP（快速热处理）。
TF包括PVD（物理气相淀积）、CVD（化学气相淀积）、CMP（化学机械研磨）。
硅片的制造就是依据客户的要求，不断的在不同工艺过程（module）间重复进行的生产过程，最后再利用电性的测试，确保产品良好。
9.一般硅片的制造常以几P几M及光罩层数（masklayer）来代表硅片工艺的时间长短，请问几P几M及光罩层数（masklayer）代表什幺意义？
几P几M代表硅片的制造有几层的Poly（多晶硅）和几层的metal（金属导线）.一般0.15um的逻辑产品为1P6M（1层的Poly和6层的metal）。
而
光罩层数（masklayer）代表硅片的制造必需经过几次的PHOTO（光刻）.
10.Wafer下线的第一道步骤是形成startoxide和zerolayer?
其中startoxide的目的是为何？
①不希望有机成分的光刻胶直接碰触Si表面。
②在laser刻号过程中,亦可避免被产生的粉尘污染。
11.为何需要zerolayer?
芯片的工艺由许多不同层次堆栈而成的,各层次之间以zerolayer当做对准的基准。
12.Lasermark是什幺用途?
WaferID又代表什幺意义?
Lasermark是用来刻waferID,WaferID就如同硅片的身份证一样,一个ID代表一片硅片的身份。
13.一般硅片的制造（waferprocess）过程包含哪些主要部分？
①前段（frontend）-元器件（device）的制造过程。
②后段（backend）-金属导线的连接及护层（passivation）
14.前段（frontend）的工艺大致可区分为那些部份?
①STI的形成（定义AA区域及器件间的隔离）
②阱区离子注入（wellimplant）用以调整电性
③栅极（polygate）的形成
④源/漏极（source/drain）的形成
⑤硅化物（salicide）的形成
15.STI是什幺的缩写?
为何需要STI?
STI:
ShallowTrenchIsolation（浅沟道隔离），STI可以当做两个组件（device）间的阻隔,避免两个组件间的短路.
16.AA是哪两个字的缩写?
简单说明AA的用途?
ActiveArea,即有源区，是用来建立晶体管主体的位置所在，在其上形成源、漏和栅极。
两个AA区之间便是以STI来做隔离的。
17.在STI的刻蚀工艺过程中，要注意哪些工艺参数？
①STIetch（刻蚀）的角度；
②STIetch的深度；
③STIetch后的CD尺寸大小控制。
（CDcontrol,CD=criticaldimension）
18.在STI的形成步骤中有一道lineroxide（线形氧化层）,lineroxide的特性功能为何？
Lineroxide为1100C,120min高温炉管形成的氧化层，其功能为：
①修补进STIetch造成的基材损伤；
②将STIetch造成的etch尖角给于圆化（cornerrounding）。
19.一般的阱区离子注入调整电性可分为那三道步骤?
功能为何？
阱区离子注入调整是利用离子注入的方法在硅片上形成所需要的组件电子特性，一般包含下面几道步骤：
①WellImplant：
形成N,P阱区；
②ChannelImplant：
防止源/漏极间的漏电；
③VtImplant：
调整Vt（阈值电压）。
20.一般的离子注入层次（Implantlayer）工艺制造可分为那几道步骤?
一般包含下面几道步骤：
①光刻（Photo）及图形的形成；
②离子注入调整；
③离子注入完后的ash（plasma（等离子体）清洗）
④光刻胶去除（PRstrip）
21.Poly（多晶硅）栅极形成的步骤大致可分为那些?
①Gateoxide（栅极氧化层）的沉积；
②Polyfilm的沉积及SiON（在光刻中作为抗反射层的物质）的沉积）；
③Poly图形的形成（Photo）；
④Poly及SiON的Etch；
⑤Etch完后的ash（plasma（等离子体）清洗）及光刻胶去除（PRstrip）；
⑥Poly的Re-oxidation（二次氧化）。
22.Poly（多晶硅）栅极的刻蚀（etch）要注意哪些地方？
①Poly的CD（尺寸大小控制；
②避免Gateoxie被蚀刻掉，造成基材（substrate）受损.
23.何谓Gateoxide（栅极氧化层）?
用来当器件的介电层，利用不同厚度的gateoxide,可调节栅极电压对不同器件进行开关
24.源/漏极（source/drain）的形成步骤可分为那些?
①LDD的离子注入（Implant）；
②Spacer的形成；
③N+/P+IMP高浓度源/漏极（S/D）注入及快速热处理（RTA：
RapidThermalAnneal）。
25.LDD是什幺的缩写?
用途为何?
LDD:
LightlyDopedDrain.LDD是使用较低浓度的源/漏极,以防止组件产生热载子效应的一项工艺。
26.何谓Hotcarriereffect（热载流子效应）?
在线寛小于0.5um以下时,因为源/漏极间的高浓度所产生的高电场,导致载流子在移动时被加速产生热载子效应,此热载子效应会对gateoxide造成破坏,造成组件损伤。
27.何谓Spacer?
Spacer蚀刻时要注意哪些地方？
在栅极（Poly）的两旁用dielectric（介电质）形成的侧壁，主要由Ox/SiN/Ox组成。
蚀刻spacer时要注意其CD大小，profile（剖面轮廓），及remainoxide（残留氧化层的厚度）
28.Spacer的主要功能?
①使高浓度的源/漏极与栅极间产生一段LDD区域;
②作为ContactEtch时栅极的保护层。
29.为何在离子注入后,需要热处理（ThermalAnneal）的工艺?
①为恢复经离子注入后造成的芯片表面损伤;
②使注入离子扩散至适当的深度;
③使注入离子移动到适当的
升级会员 