它们的个位都是十进制计数器，而十位则是六进制计数器，其计数规律为00—01—„—58—59—00„。
选用74LS92作为十位位计数器，74LS90作个位位计数器，再将它们进行级联组成模数M=60的计数器。
时计数器是一个“12翻1”的特殊进制计数器，即当数字钟的计时器运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。
由此可见，时计数器的个位有0~9十个状态，十位只有0和1两种状态，因此，十位位可以采用仅有两个状态的集成触发器，如双D触发器74LS74（只用其中一个D触发器）。
时的个位虽然只有0~9十个状态，但其重复周期需要输入13个时钟脉冲，因而需要采用功能较灵活的4位2进制计数器，这里选用74LS191。
再将74LS74与74LS191通过控制门和反馈控制线进行级联，组成“12翻1”的小时计数器。
（4）译码显示电路
译码显示电路的作用是将时分秒计数器输出的4位二进制代码翻译并显示出相应的十进制数的状态，通常译码器与显示器是配套使用的，如果选择共阴发光二极管数码显示器BS201/202，则译码驱动器应选配74LS48。
（5）校时电路
当数字钟接通电源或者计时出现误差时，均需要校正时间，校时是数字钟应具备的基本功能。
一般电子手表都具有时、分、秒等校时功能。
为使电路简单，本课题只进行分和小时的校正。
对校时电路的要求是，在进行小时校正时不影响分和秒计数器的正常计数，同理，进行分校正时不影响秒计数器的正常计数。
校正时间的方式有“快校时”和“慢校时”两种，其中“快校时”是，通过校时开关的控制，使校时脉冲进入校时电路，则计数器对校时脉冲计数，当计到需要校正的时间时，再使计数器转入正常计数。
“慢校时”是用单脉冲发生器的输出作校时脉冲，通过校时开关的控制，每触发一次输出一个单脉冲，则计数器加1，当计到需要校正的时间时，再使计数器转入正常计数。
由此可见，两种校时方式的电路应基本相同，不同的是校时脉冲的产生与控制方式有所区别。
图S1-5校时电路表S1-1校时开关的功能
图S1-5所示电路为校“时”、校“分”电路。
其中S1为校“分”用的控制开关，S2为校“时”用的控制开关，它们的控制功能如表S1-1所示。
其中校时脉冲如果直接采用如图S1-4所示的分频器的10Hz的输出脉冲，当S1或S2
分别为“1”时可进行“快校时”。
如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。
需要注意的是，图S1-5所示的校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，必要时还应将其改为去抖动开关电路。
（6）主体电路的装调
①根据图S1-1所示的数字钟系统组成框图按照信号的流向分级安装，逐级进行级联，这里的每一级是指组成数字钟的各功能电路。
②根据数字电路安装与调试基本方法，测试主体电路的逻辑功能。
级联时，如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑功能不正常时，可以通过增加逻辑门进行延时或反相。
如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端VCC加退耦滤波电容。
③画数字钟的主体逻辑电路图
经过联调并纠正方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。
最后画出满足设计要求的总体逻辑电路图。
如果因实验器材有限，其中秒计数器的个位和时计数器的十位可以采用发光二极管指示，因而可以省去2片译码器和2只数码显示器。
74ls00管脚图
五、组装及调试过程
1、555振荡器的功能测试与调节
555振荡器工作的正常与否决定了本次设计的成败，它是第一道坎，也是最关键的一步。
根据555工作原理，设计出能够产生多谐振荡频率的逻辑电路图，并根据电路图连线。
用频率计测试输出频率，并通过调节电位器可以得到1000Hz的输出频率。
2、时钟秒位电路的测试与调节
我们知道74LS90芯片是十进制的计数器，而74LS92芯片是二-六-十混合进制计数器。
时钟的秒刚好是六十进制，通过2片芯片的共同使用，振荡器产生的频率分频后作为90的输入脉冲，90的进位输出作为92的输入脉冲显然就以实现这一功能。
连线时，务必认清各芯片的引脚，否则将前功尽弃。
3、时钟分位电路的测试与调节
时钟的分位和秒位测试完全相同，只需将秒十位的进位输出作为分个位的输入信号即可实现。
4、时钟十位电路的测试与调节
时计数器是一个“12翻1”的特殊进制计数器，即当数字钟的计时器运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒。
也就是说时位的个位应取十进制，而再来3个信号后时位应变为00。
这里时位的个位用191计数器计数，十位采用74LS74芯片。
最终完成了时钟时位的计数功能。
6、参考文献（各芯片功能）
74ls191引脚图74ls90引脚图
74ls74引脚图
CD4511引脚图
7、实验总结及心得
在这里首先感谢老师的悉心指导、教诲、督促和帮助，让我能够在两天时间内完成多功能数字钟这个课程设计。
之前通过对《数字电子技术基础》课程的学习，我已经初步掌握了数字电子技术的基本概念、结构化程序设计的基本方法，但实际动手、设计电路和电路调试的能力还远远不足。
回顾起此次课程设计，至今我们仍感慨良多。
的确，自从拿到题目到完成整个数字钟的功能，从理论到实践，可以学到很多很多的东西， 我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。
也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。
虽然这只是一次简单的课程设计，但通过这次课程设计我了解了课程设计的一般步骤，和设计中应注意的问题。
这次实验中我最主要的难题就是校时和校分，对校时电路的要求是，在进行小时校正时不影响分和秒计数器的正常计数，同理，进行分校正时不影响秒计数器的正常计数，对于这个电路所用的与非门较为复杂，稍有失误就会导致接线错误而无法出现想要的实验效果。
通过询问老师得知需要用到三片74ls00芯片10个与非门才能实现数字钟的校时和校分，最后在多次接线和调试后终于完成了一个完整的数字钟。
也许在今后的学习中还会碰到更加难的课程要求或是实际问题，但只要不畏惧它，就总会有解决的方法的。
当然在平时我也要不断地提升自己的能力，多做多练，这样如果以后再碰到难题就会更加的得心应手。
最后，再次感谢老师的教导，使我的知识海洋又扩大了一块，谢谢。
升级会员 