FinFET器件技术简介.pdf

FinFET器件技术简介.pdf

《FinFET器件技术简介.pdf》由会员分享，可在线阅读，更多相关《FinFET器件技术简介.pdf（2页珍藏版）》请在冰点文库上搜索。

科技展望2016/16FinFET器件技术简介马伟彬（国家知识产权局专利局专利审查协作广东中心，广东广州510000）【摘要】22nm、14nm工艺代中，鳍式场效应晶体管（FinFieldEffectTransistor，FinFET）因为其制作工艺与传统的平面沟道金属氧化物半导体场效应晶体管（MetalOxideSemiconductorFieldEffectTransistor，MOSFET）的制作工艺的兼容性更好，逐渐成为主流的器件结构。

本文介绍FinFET器件的发展历程，以及当前较为常见的FinFET结构及其相应的特点。

【关键词】DELTAFinFET短沟道效应漏极感应势垒降低亚阈特性退化1前言随着半导体技术的不断发展，栅氧化层厚度、耗尽层深度、沟道长度不断降低，短沟道效应（ShortChannelEffect，SCE）引起的漏极感应势垒降低（DrainInducedBarrierLowering，DIBL）、亚阈特性退化越加明显。

传统的平面型MOSFET在半导体技术发展遇到了前所未有的困难。

FinFET通过多栅的结构有效的抑制短沟道效应，而且因为其制作工艺兼容性良好，得到了商业的应用。

在2011年Intel公司公布的世界上首个22nm3D晶体管处理器使用的就是FinFET1。

2FinFET的发展历程在接近40多年的发展中，平面硅MOS晶体管的集成度不断提高，栅氧化层的厚度、沟道长度、耗尽层深度不断降低2。

然而在栅氧化层接近1nm，衬底掺杂大于1019cm3的时候，漏电流已经大得让很多的应用设计都难以接受。

研究人员在设计3维结构的MOS晶体管过程中3，4，提出了一种全耗尽的侧向沟道晶体管，称为DELTA（depletedleanchanneltransistor）5。

如附图1所示，这种DELTA的结构与三栅FinFET的结构十分相似。

同时，在平面MOSFET领域中，研究者提出了顶栅和底栅联合控制沟道的双栅MOSFET结构，以降低短沟道效应。

经过计算验证，这种双栅结构可以比全耗尽SOIMOSFET更有效的抑制短沟道效应，更适合于20nm以下的栅长以及沟道厚度的MOSFET68。

稍后研究者们进一步提出了自对准的双栅MOSFET结构，并命名为FinFET911。

图1DELTA5和FinFET3FinFET的结构如附图2所示，FinFET的主要特点是，沟道区域是一个被栅极包裹的鳍状半导体。

沿源漏方向的鳍的长度，为沟道长度。

栅极包裹的结构增强了栅的控制能力，对沟道提供了更好的电学控制，从而降低了漏电流，抑制短沟道效应12。

然而FinFET有很多种，不同的FinFET有不同的电学特性。

下面根据衬底类型、沟道的方向、栅的数量、栅的结构，分别给予介绍。

SOIFinFET和体FinFET。

根据FinFET衬底，FinFET可以分成两种。

一种是SOIFinFET，一种是体FinFET13。

体FinFET形成在体硅衬底上。

由于制作的工艺不同，相比于SOI衬底，体硅衬底具有低缺陷密度，低成本的优点。

此外，由于SOI衬底中埋氧层的热传导率较低，体硅衬底的散热性能也要优于SOI衬底。

体FinFET，SOIFinFET具有近似的寄生电阻、寄生电容，从而图2FinFET的结构和IV参数12在电路水平上可以提供相似的功率性能。

但是SOI衬底的轻鳍掺杂FinFET，相比于体FinFET，表现出较低的节电容，更高的迁移率和电压增益的电学性能14，15。

（100）方向FinFET和（110）方向FinFET。

相比于（110）硅衬底，（100）硅衬底有较高的电子迁移率和较低的界面陷阱密度。

但是（100）硅衬底的空穴迁移率低于（110）硅衬底的空穴迁移率16，17。

在传统的平面CMOS工艺中，（100）硅衬底上只能制备（100）方向的器件。

在FinFET工艺中，（100）硅衬底上把（100）方向的FinFET旋转45就可以形成（110）方向的FinFET，如附图3所示17。

相比于（110）方向的FinFET，（100）方向的FinFET具有更高的NMOS传输率，和硅外延生长率18。

相应的，其PMOS传输率则要较低。

图3（100）晶片上的不同方向的FinFET17双栅FinFET和三栅FinFET。

根据栅的数量，FinFET可以分为双栅FinFET和三栅FinFET。

附图4显示单栅器件、双栅FinFET和三栅FinFET三种器件，不同栅极长度Lg的对应的全耗尽的硅衬底的厚度TSi。

从附图4可以看到，相比于单栅器件，相同栅长的双栅FinFET的全耗尽的硅衬底较厚，这样就可以降低工艺的难度。

然而双栅FinFET的鳍的宽度TSi比器件栅长Lg小30%，使得双栅FinFET的鳍的光刻分辨率要比栅的光刻分辨率要小。

而三栅FinFET鳍的宽度TSi比器件栅长Lg相同，使得鳍的光刻分辨率要比栅的光刻分辨率一致，从而降低了整体制造的难度19。

图4单栅器件、双栅FinFET的结构以及LgTSi关系曲线19401技术与应用高k金属栅FinFET。

高k金属栅FinFET指的是使用高k介质栅极绝缘层和金属栅极电极的FinFET。

高k介质可以存储更多得电荷，从而降低栅极漏电流。

金属栅极可以避免多晶硅栅极的耗尽现象，而且还可以有效抑制高k介质低能光学声子与沟道载流子耦合，从而降低声子散射，提高载流子迁移率1。

高k金属栅FinFET除了可以出色的抑制短沟道效应，还能通过采用无掺杂沟道的结构，避免了随机掺杂涨落，进而抑制了阈值电压的波动20。

4结语FinFET技术在22nm技术节点中展示了优异的电学、可靠性等性能，保证了半导体器件等比缩小还具有进一步发展的能力。

Ge、C、Sn等应力材料已被用于14nm、7nm的MOSFinFET设计中21，22。

此外基于纳米技术的量子器件也取得重要进展，为半导体器件的进一步缩小提供更多的线索。

参考文献:

1李越等金属栅/高k基FinFET研究进展J器件与技术，2012，49（12）:

7757802PMSolomon，etalTwogatesarebetterthanonedoublegateMOSFETprocess，IEEECICUITSDEVICESMAGAZINE，2003，19

（1）:

48623HTatako，etalHighperformanceCMOSsurroundinggatetransistor（SGT）forultrahighdensityLSIs，ElectronDevicesMeeting，1988:

2222254KHieda，etalNeweffectsoftrenchisolatedtransistorusingsidewallgates，InternationalElectronDevicesMeeting，1987（33）:

7367395DighHisamoto，etalAfullydepletedleanchanneltransistor（DELTA）anovelverticalultrathinSOlMOSFETIEEEElectronDeviceLetters，1989，11

（1）:

8338366HYan，etalScalingtheSimetaloxidesemiconductorfieldeffecttransistorintothe01umregimeusingverticaldopingengineering，ApplidePhysicsLetters，1991，59（25）:

331533177DJFrank，etalMonteCarloSimulationofa30nmDualGateMOSFET:

HowShortCanSiGo，ElectronDevicesMeeting，1992:

5535568ClementHWann，etalAcomparativestudyofadvancedMOSFETconcepts，IEEEtransactionsonElectronDevices，1996，43（10）:

174217539HonSumPhilipWong，etalSelfaligned（topandbottom）doublegateMOSFETwitha25nmthicksiliconchannelElectronDevicesMeeting，1998:

42743010XuejueHuang，ChenmingHu，etalSub50nmFinFET:

PMOS，InternationalElectronDevicesMeeting，1999:

677011DighHisamoto，etalFinFETaselfaligneddoublegateMOSFETscalableto20nm，IEEEtransactionsonElectronDevices，2000，47（12）:

2320232512StephenHTang，etalFinFETaquasiplanardoublegateMOSFET，IEEEInternationalSolidStateCircuitsConference，2001:

11811913JongHoLee，BulkFinFETs:

designat14nmnodeandkeycharacteristicsNanoDevicesandCircuitTechniquesforLowEnergyApplicationsandEnergyHarvesting，2015:

336414TChiarella，etalMigratingfromplanartoFinFETforfurtherCMOSscaling:

SOIorbulk，SolidStateDevicesesearchConference，2009:

858815MJurczak，etaleviewofFINFETtechnology，IEEEInternationalSOIConference，2009:

1416LelandChang，etalCMOScircuitperformanceenhancementbysurfaceorientationoptimization，IEEEtransactionsonElectronDevices，2004，51（10）:

1621162717MinguKang，etalFinFETSAMoptimizationwithFinthicknessandsurfaceorientation，IEEEtransactionsonElectronDevices，2010，57（11）:

2785279318JakubKedzierski，etalExtensionandsource/draindesignforhighperformanceFinFETdevicesIEEEtransactionsonElectronDevices，2003，50（4）:

95295819obertChau，etalAdvanceddepletedsubstratetransistors:

singlegate，doublegateandtrigate，SolidStateDevicesMaterials，2002:

686920TakashiMatsukawa，etalSuppressingVtandGmvariabilityofFinFETsusingamorphousmetalgatesfor14nmandbeyond，ElectronDevicesMeeting，2012，48（11）:

82182421GEneman，etalStresssimulationsforoptimalmobilitygroupIVpandnMOSFinFETsforthe14nmnodeandbeyond，ElectronDevicesMeeting，2012，48（11）:

65165422SuyogGupta，etal7nmFinFETCMOSdesignenabledbystressengineeringusingSi，Ge，andSnIEEEtransactionsonElectronDevices，2014，61（5）:

12221230501