第6章高增益运放与频率.pdf

第6章高增益运放与频率.pdf

《第6章高增益运放与频率.pdf》由会员分享，可在线阅读，更多相关《第6章高增益运放与频率.pdf（51页珍藏版）》请在冰点文库上搜索。

169第6章高增益运放与频率补偿.1706.1高增益运放概述.1706.1.1简单运算放大器结构.1706.1.2采用套筒式共源共栅结构提高电路增益.1716.1.3采用折叠式共源共栅结构提高电路增益.1716.1.4采用增益自举式（GainBooster）结构提高电路增益.1726.2多级运算放大器设计.1736.3频率补偿.1746.3.1系统稳定性原理与分析.1746.3.2米勒效应与米勒补偿.1766.3.3高级补偿电路4.1796.4双端输入单端输出CMOS运算放大器设计实例.1826.4.1运算放大器性能指标.1826.4.2性能指标到电路参数指标之间的转化和分析.1826.5使用Spectre仿真优化电路.1876.5.1从理论计算到电路原理图.1876.5.2搭建测试平台.1926.5.3直流偏置验证仿真.1956.5.4交流增益仿真.1986.5.5瞬态时域仿真.2056.5.6CMRR和PSRR的测量.213FoxitReader-170第6章高增益运放与频率补偿我们知道在集成电路的设计过程中，需要对性能指标不断的折衷和优化。

一个电路不可能在所有方面都有出色的表现。

因此，在实际电路设计的过程中，当拿到一个待设计电路的性能参数后，首先是应将这些参数区分对待。

找出哪些是主要设计指标，哪些是次要设计指标。

当然，这种区分的依据是实际中电路的应用环境。

比如说，在低压差线性稳压器（LDO）的设计中，需要设计一个高增益的运算放大器用以减小静态误差，所以这种情况下高直流增益是设计的主要目标。

而在其他一些场合，例如用于麦克风的模数转换器（ADC）中，需要一个前端放大器来将微弱的音频信号放大。

但是，由于后续电路对信号摆幅的限制，不能在此将信号幅度放大过度，因此这种放大器的增益一般是615dB。

更为重要的是，放大器必须有很高的线性度和驱动能力，使得信号在被采样之前不会畸变。

所以在这种情况下的设计重点更倾向于保证放大器的高线性度、低噪声和大驱动能力等指标。

在本章中，我们的设计目标是高增益放大器，因此以下的电路结构的讨论都是以提高增益为目标，同时尽可能兼顾优化其他性能。

本章将针对几种运算放大器的结构进行讨论，从最简单的运算放大器开始逐渐演化出我们所需要的高增益放大器电路结构。

6.1高增益运放概述6.1.1简单运算放大器结构图6-1简单运算放大器结构在图6-1的电路是一种最简单的双端输入，单端输出的运算放大器。

一般情况下，该电路的小信号增益为gmn（ron|rop），其中gmn表示输入NMOS管跨导，ron和rop表示NMOS管和PMOS管小信号阻抗，因此（ron|rop）表示该放大器输出阻抗。

一般情况下该电路增益为20dB30dB，很难满足我们的设计要求达到高增益。

不过，高增益运放电路也是在此电路的基础上通过增大输入跨导或是增大输出阻抗来达到提高增益的目的。

可以说该电路是所171有运算放大器的最基本的电路。

6.1.2采用套筒式共源共栅结构提高电路增益正如第2章对简单放大器所讨论的那样，一个放大器的增益等于放大器输入跨导和放大器输出阻抗的乘积。

通过增大放大器输出阻抗可以明显增大增益。

因此，我们可以采用共源共栅电路提高电路增益，电路图如图6-2所示。

图6-2套筒式运算放大器在图6-2中，各层叠管的栅端电压由外部电压偏置引入。

该电路中输入管的跨导仍然是gm1。

可是，输出阻抗约增大为（gm4ro4）ro2|（gm6ro6）ro8。

由此可得该电路的增益为跨导和输出阻抗之积gm1（gm4ro4）ro2|（gm6ro6）ro8。

可见，套筒式放大器的小信号直流增益比简单放大器的小信号直流增益增大了约gmro倍。

所以，这种放大器的增益一般能轻松达到6070dB以上。

但是，这种套筒式放大器有个显著的缺点是它的输出摆幅受到限制。

首先是每条支路层叠了5个管子，如果NMOS和PMOS管的漏源电压相同，那么输出电压摆幅至少会消耗5VDS。

其次，注意到由于在双端到单端的转换过程中必然会用到二极管接法，因此电压裕度会进一步损失一个VTH，即最后的输出电压摆幅为：

DDGSTHGS4（）VVVV（6-1）另外，这种套筒式电路不适于用作单位增益缓冲器。

因为如果我们把输出vOUT与vIN2短接，导致输入共模电压有可能太低，NMOS层叠管进入线性区。

6.1.3采用折叠式共源共栅结构提高电路增益为了保证放大器具有高增益，我们采用了套筒式共源共栅结构。

在保证该结构的优点情况下，将其改进为折叠式共源共栅电路可以增大电路的输出摆幅并且使其适于做单位增172益缓冲器。

折叠式共源共栅放大器电路如图6-3所示。

图6-3折叠式共源共栅运算放大器从图6-3中可以看到折叠式共源共栅放大器继承了套筒式共源共栅电路中高输出阻抗的特点，它的输入差分对跨导是gmp，输出阻抗仍然是（gmnron）ron|（gmprop）rop。

所以它的增益几乎和套筒式共源共栅放大器的增益一样，也能轻松达到70dB以上。

不过，它的改进思路是尽量在一条支路上层叠比较少的管子。

因此，它将输入管分离出来。

在折叠式共源共栅电路中，输出摆幅为：

DDGSTHGS3（）VVVV（6-2）也就是说，相比套筒式结构，折叠式结构的输出摆幅要大一个（VGS-VTH），约为100200mV，这个特点在低电压电路中有明显的优势。

同时，在该电路中，输出端也能和输入端短接。

6.1.4采用增益自举式（GainBooster）结构提高电路增益增益自举式结构经常用于高增益运算放大器中，其基本思想仍然是提高输出阻抗。

增益自举式电路的原理和一个简单例子如图6-4和图6-5所示。

图6-4增益自举式电路原理图173图6-5带增益自举的简单放大器增益自举式电路的原理是使得图6-4中简单放大器的输出阻抗被放大了Av倍，即outVmoloadrAgrR=（6-3）因此，电路的增益也可以放大Av倍。

图6-6是将增益自举式电路应用在折叠式共源共栅电路的例子。

图6-6带增益自举电路的折叠式运放6.2多级运算放大器设计在上面几种讨论的电路中，其增大增益的思想都是从增大电路输出阻抗为出发点。

由此带来两个问题：

?

电路的复杂度上升。

由简单电路逐渐演变到带增益自举式的折叠式运放，不仅电路包含的晶体管数目增加，同时电路中还引入环路，使得保证电路稳定性成为重要的考虑问题之一；?

由于输出电阻的增大，导致电路的输出极点频率降低。

也就是说电路的驱动能力和速度下降。

174为避免上述问题，可以采用两级简单运算放大器的级联达到提高增益的目的。

每级运放的增益到能达到50dB，那么总增益同样也能做到100dB以上。

同时，相比一个100dB增益的单级运放，两级运放级联的速度也可以比单级运放快得多。

一个简单的两级运算放大器如图6-7所示。

图6-7简单两级运算放大器当然更多级简单运放的级联可以带来更高的增益，可是，由于多级运放往往带来严重的稳定性问题，所以一般来说，级联的运放不会超过3级。

当然，我们同样可以将前面讨论到的增益提高技术应用到两级级联运放电路中。

6.3频率补偿6.3.1系统稳定性原理与分析在大多数实际电路中，我们往往采用反馈系统来改善开环系统抗干扰性差的问题。

针对运算放大器系统，我们利用反馈来获取精确的放大器电压增益。

但是，负反馈系统由于需要把系统输出反馈到系统输入，因此很有可能在设计中出现失误，导致负反馈变为正反馈，系统发生振荡。

因此，我们需要分析采用频率补偿电路来确保电路始终保持在负反馈状态下工作。

对一个系统稳定性的判断，我们可以采用“巴克豪森判据”1。

即一个稳定的负反馈系统需要满足的条件是在环路增益为1时，反馈信号的相位变化小于180度。

或当反馈信号相位变化达到180度时，环路增益小于1。

其数学表达式如下：

11|（）|1&（）180HjHj=?

（6-4）或者：

11|（）|1&（）180HjHj1，那么：

1VmCAC，2mCC（6-7）也就是说在如图6-11中所示的两级放大器示意图中的第一级放大器输出端，利用一个小电容能够建立一个对地大电容，将第一级放大器输出极点推向低频，成为主极点。

而第二级放大器的输出极点基本保持不变。

图6-7为两级运放结构中加入米勒补偿电容Cm，图6-7为其小信号等效模型。

图6-11米勒补偿图6-12带米勒补偿的简单两级运放结构图6-13带米勒补偿的简单两级运放的小信号模型根据图6-13的两级运放小信号模型计算放大器的的传递函数如下：

mm1,2m71Lm7v211mLLmm21Lm1L1Lm1mL1（）1（）（）CggRRsgAssRCCRCCgRRCsRRCCCCCC=+（6-8）178注意，其中的gm1,2和gm7即为第一和第二级的跨导。

为了能够看清上式的内在含义，需要做一些必要的假设：

gm7R1RLCmR1（C1+Cm），gm7R1RLCmRL（Cm+CL），那么式（6-8）可以化简为：

mm1,2m71Lm7v2m71Lm1L1om1mL1（）1CggRRsgAssgRRCsRRCCCCCC+（6-9）假设主极点和次主极点的频率相距较远，那么可以近似得到：

1m71Lm1PgRRC（6-10）m7m21Lm1mLgCPCCCCCC+（6-11）如果CLC1，CmC1，那么P2可以进一步化简为：

m72LgPC（6-12）对比未补偿前，我们可以认为第一级和第二级放大器输出极点分别为：

10111PRC（6-13）20LL1PRC（6-14）因此，主极点频率相比采用米勒补偿前减小了gm7RLCm/C1倍，而次极点频率比补偿前增大了gm7RL倍。

这是就是非常有用的极点分裂现象，如图6-14所示。

图6-14极点分裂在上面的计算过程中，我们是将放大器的传递函数解出后，得到系统零极点表达式。

下面可以用米勒等效的方式来粗略计算极点。

将图6-13所示的小信号模型等效为如图6-15所示的小信号模型。

图6-15采用米勒等效后的小信号模型在图6-15中，有以下关系：

FoxitReader-179m1m7LmCgRC=（6-15）m2mCC=（6-16）那么，系统极点频率为：

11m11m7Lm11PRCRgRC=（6-17）2LLm21（）PRCC+（6-18）因此，可以看到如果采用米勒效应来计算电路的零极点分布，能够对主极点频率进行较准确的预测。

但是米勒效应不能有效的预测电路零点频率和次极点频率。

6.3.3高级补偿电路41.控制零点的米勒补偿在式（6-8）中，可以看到米勒补偿电路中包含一个右半平面的零点，该零点大小为：

m7mgZC=（6-19）由于右半平面的零点在波特图中起到提升增益曲线，增大相位变化的作用。

因此，右半平面零点实际上是削弱了系统的稳定性。

消除右半平面零点的电路如图6-16所示。

图6-16去右半平面零点的米勒补偿电路在图6-16中的电路中，通过与Cm串联一个电阻Rm，使零点频率变为：

mm7m1（1/）ZCgR=（6-20）因此，可以通过调整Rm的值，使得零点频率远在带宽之外。

一种更实际的方法是将Rm值设计比1/gm7大，使得右半平面零点移动到左半平面，改善系统稳定性。

2.多级米勒补偿在电路设计的过程，有的时候会用到多级放大器的级联，需要更加复杂的频率补偿电路来保证系统稳定性。

这里针对三级放大器级联的情况，有两种多级米勒补偿电路如图6-17所示。

180图6-17两种多级米勒补偿电路181图6-18多级米勒补偿的等效小信号模型在图6-18中画出了图6-17所示电路的小信号模型，其中的gm1、gm2和gm3分别为第一、第二和第三级的放大器跨导。

因此，可以直接计算系统的传递函数分别为：

2m2m1m2m1m2m312Lm3m2m3V2m2m3m2Lm2m1m2m312Lm2m3m2m31（）（）11CCCgggRRRssgggAsCggCCsCggRRRssgggg=+（6-21）2m1m2m3mm1m2m312Lm1mm2mm3m2m3v2m2m3m2m2mLm2m1m2m312Lm2m3m2m3

（1）1（1/）（）（）

（1）11CCgRgggRRRsCRCRgsggAsCgggRCCsCggRRRssgggg+=+（6-22）在gm3gm1，gm2的情况下，式（6-21）和式（6-22）可以重写为：

（）m1m2m312Lv2m2Lm2m1m2m312Lm2m2m3（）11gggRRRAsCCCsCggRRRssggg=+（6-23）m1m1m2m312LmLv2m2m3m2m2mLm2m1m2m312Lm2m3m2m31（）（）

（1）11CgggRRRsgAsCgggRCCsCggRRRssgggg+=+（6-24）由式（6-23）的表达式所得到的开环主极点为：

1m1m2m312L1PCggRRR=（6-25）如果设计满足以下关系：

m1m1Lm34gCCg=（6-26）m2m2Lm32gCCg=（6-27）mm31Rg=（6-28）那么，由式（6-23）所示的开环传递函数构成的系统闭环传递函数将表现为三阶巴特沃兹函数形式。

此时对于系统的振荡系数将等于22。

既该系统的阶越响应，能够在超调量和调整时间上达到最佳状态。

此时，系统的非主极点频率为：

m3m32,3LL22ggPjCC=（6-29）182同样的，根据式（6-24）的表达式设计参数为：

m1m1Lm34gCCg=（6-30）m1m2Lm2m3m321gCCggg=（6-31）mm31Rg=（6-32）这种情况下得到的极点分布为：

1m1m2m312L1PCggRRR=（6-33）（）（）m3m32,3m2m3Lm2m3L21-/21-/ggPjggCggC=（6-34）6.4双端输入单端输出CMOS运算放大器设计实例6.4.1运算放大器性能指标本节中设计的双端输入单端输出CMOS运算放大器为例，对设计流程和仿真方法进行说明。

设计采用无锡华润上华公司（CSMC）的0.5mCMOS数模混合工艺库。

本例中的运算放大器的设计指标如下：

工作电源电压范围：

5V20工作电流功耗：

100dB负载电容：

=5pF增益带宽：

4MHz摆率：

5V/s输出摆幅：

1.5V电源抑制比：

80dB共模抑制比：

80dB6.4.2性能指标到电路参数指标之间的转化和分析1.直流增益和电路结构由于设计的运算放大器的电压增益在100dB以上，因此通过前面各种电路结构的分析，可以选择折叠式共源共栅电路和一个简单放大器级联的结构来设计所需的电路。

这样可以183保证在较高的增益下，保证其他参数的实现。

电路结构如图6-19所示，其中第一级放大器的输出端记为“N1”。

图6-19折叠式共源共栅两级放大器在图6-19中，由于两级运放往往会产生两个低频极点，所以采用米勒电容Cm来做频率补偿。

关于Cm的大小计算会在后面详细叙述。

由于设计增益要求达到100dB以上，我们可以把它分配到两级放大器上A1=70dB，A2=30dB，根据A1，A2的计算式可以得到：

1m1m12o12o10m8o8o5（）|（）70dBAggrrgrr=（6-35）2m13o6o13（|）30dBAgrr=（6-36）2.频率补偿，相位裕度和补偿电容大小安排运算放大器常常被用于带有负反馈的系统中，比如可以用在单位缓冲器中，起到阻抗变换的作用。

根据线性系统理论，一个负反馈系统如果要稳定，要求它的开环相位裕度一般至少大于60度。

但是在两级放大器级联运放结构中，在两级放大器的输出端都有可能产生较低频的极点，因此需要频率补偿。

通常频率补偿的方式是采用米勒补偿或带调零点电阻的米勒补偿。

在这里为了简单，我们直接采用带调零电阻的米勒补偿。

由于需要满足60度相位裕度的要求，通过理论计算可知，次极点要求在单位增益带宽外2.2倍以上2。

如果输出极点为次极点频率绝对值大小为：

m13OUTLgPC=（6-37）而单位增益带宽（UnitGainBandwidth，UGB）为：

184m1mgUGBC=（6-38）因此，m1mm13OUTL4MHz22.28.8MHz2gUGBCgPUGBC=（6-39）设计Cm为2pF，而负载电容根据指标规定为5pF，那么可以计算出两级放大器的跨导：

m1m1350.2S276Sgg（6-40）还可以用一个米勒补偿电阻来调节系统的零极点。

将零点移动到左半平面，并且和输出极点相抵消，那么要求满足以下关系：

13m13mmmL1（1/）gCgRC=（6-41）因此，可以求出Rm约为7.14K。

但是由于电阻在制造的时候会发生很大的偏差，因此实际设计时很少用Rm产生的左半面零点来抵消极点，而是尽量将这个极点放在高频，从而减小其对环路的影响。

按设计要求，摆率SR5V/s。

所谓摆率是指各级电路对其负载电容的最大驱动能力。

对于第一级放大器：

SS51mISRC=（6-42）其中，ISS5是由M5管提供的电流。

对于第二级放大器：

SS62LISRC=（6-43）因此，整个电路的摆率取决于两个摆率中较小者：

12min,SRSRSR=（6-44）从以上的分析，我们可以计算出两级放大器的尾电流大小：

SS5SS610A,25AII（6-45）考虑到过小的电流导致如果需要得到较大的gm时，需要更大的MOS管宽长比值。

我们由此可以将指标规定的100A电流分配到两级放大器中，一种比较合理的分配方法是第一级放大器分配40A，第二级放大器分配40A，剩下20A作为余量备用。

在第一级放大器中，分配给M1,M2差分对管各10A电流，M7M12管各10A电流，M4,M5电流源分配20A电流。

根据第一级和第二级放大器对跨导的要求，可以按式（6-46）计算M1、M2和M13的宽长比：

1m1pox112WgCIL=（6-46）185如果分配给M1和M2的电流为10A，M13的电流为40A，并且根据CSMC公司0.5m的工艺文件可以得到参数：

2n400cm/Vs=，2p215cm/Vs=,Cox=2.76fF/m2。

因此得到NMOS和PMOS管的跨导系数分别为：

2nox110A/VC=，2pox59A/VC=（6-47）所以，M1管的112.131WL，同理可得M13的宽长比为131316.131WL。

3.共源共栅（Cascade）管和电流镜管的宽长比计算在前面增益的安排中，可以设计第一级放大器增益为70dB，第二级放大器增益为30dB，由此根据增益式设计共源共栅管和电流镜管的大小。

1m1m12o12o10m8o8o5（）|（）70dBAggrrgrr=（6-48）为了方便计算，我们假设gm12=gm8=gm，并且NMOS管沟道调制系数估算为0.1V-1，PMOS管沟道调制系数为0.2V-1，由此可得：

222mNPm122mmNP11350011gIIgggII=+（6-49）其中，I为流过共源共栅管的电流，为10A，由此可得m270gS，所以，7878321WWLL=，11121112601WWLL=（6-50）这里取L=1m。

对于电流镜管的设计相对要求，一般只要保证其工作在饱和区，并且不会对输出摆幅造成限制即可。

根据工艺文件可以查到VTHn=0.755V，VTHp=-1.02V。

如果设计|VGS-VTH|120mV，那么在5V供电电压情况下，VBIAS3=0.88V，VBIAS4=3.86V。

因此根据平方律式：

（）2noxGSTHn12WICVVL=（6-51）可以得到M3、M4、M5和M6的宽长比为：

33471WL，5445251WWLL=，66251WL。

（6-52）注意：

这里虽然M6与M4、M5理论设计流过的电流不同，但都是电流镜，并且栅极电压相同。

考虑到在生产过程中的失配问题（mismatch）应当采用将一个大管子分拆成多个管子并联的方式，保证它们的单个管子的宽长比相同。

二极管连接的PMOS管M9、M10如果同样设计过驱动电压为120mV，可以利用平方律式公式计算得到：

186910910231WWLL=（6-53）4.偏置电路的设计图6-20中给出了放大器主电路的设计，但是并没有说明共源共栅管和电流镜的栅端偏置电压从何而来。

在实际设计中往往是给一个模块电路提供一个由带隙基准（BandgapReference）产生的电流，或者由经过温度补偿的稳定的电流源电路提供的一个电流，并由该模块自身产生各管的偏置电压。

所以可以提出图6-20所示的电压偏置电路。

图6-20偏置电路在图6-20中，IBIAS1和IBIAS2是由外部引入的基准电流，M16M21大小和前面设计的PMOS和NMOS共源共栅管相同。

M22和M14采用二极管连接，以产生共源共栅管的栅压。

M15和M23用来产生PMOS和NMOS电流镜管的栅压。

通过前面的计算已经得到了主电路各管的大小和流过的电流，现在仍然设计|VGS-VTH|120mV。

这样设计所需的偏置电压，可以得到：

VBIAS1=2.74V，VBIAS2=1.8V，VBIAS3=0.88V，VBIAS4=3.86V（6-54）如果我们假设基准电流为1A，这样可以计算M22（令M18和M22管有相同的栅宽）、M23、M14（令M14和M16管有相同的栅宽）和M15的宽长比分别为：

222218160WLL+，232354WL，141416145WLL+，151573WL（6-55）187因为在通过电流镜生成偏置电压时，采用最小的偏置电流，因此流过M17、M19、M20和M21管的电流为1A，因此这些管子的宽长比为：

171761WL=，1920211920213.21WWWLLL=（6-56）6.5使用Spectre仿真优化电路在上面的计算过程中，使用了大量的理想条件和简单计算，很显然在实际的设计中还需要对电路的参数优化。

在完成基本计算后，我们可以通过Cadence软件进行仿真验证。

6.5.1从理论计算到电路原理图首先，根据附录A的介绍，可先将CSMC公司的0.5m工艺库的PDK（ProcessDevelopmentKit）添加到项目的cds.lib文件中，然后通过“LibraryManager”新建一个叫做“AMP”的库，并将其关联到PDK提供的工艺库上，如图6-21所示。

图6-21新建项目库在“AMP”库中，还需要新建两个“cell”分别为“HGAMP”和“HGAMP_tb”。

前者用于保存运放主体电路，后者用于保存该运放的测试平台，如图6-22所示。

然后按照前面手工计算的管子尺寸完成电路图绘制工作，如图6-23所示。

188图6-22新建cell文件图6-23运算放大器电路在填写各管子宽长比时，考虑到后续版图设计的匹配性，需要对前面理论计算结果做一些微调。

例如我们计算出M4、M5和M6的宽长比为W4/L4=W5/L5=25/1，W6/L6=50/1。

而189M23管的宽长比为W23/L23=5/4。

因此我们以M23管为基础，根据各条支路的电流关系，设计M4、M5管宽长比同样为5/4，20个并联；设计M6管宽长比为5/4，40个并联。

那么和原手工计算结果相差不大。

同样可以设计其他电流镜管。

我们在设计输入对管时，由于在版图设计时有对称性要求，因此将原宽长比为2.13/1改为两个宽长比为2.2/2的管