数字电路实验指导书文档格式.docx
《数字电路实验指导书文档格式.docx》由会员分享，可在线阅读，更多相关《数字电路实验指导书文档格式.docx（37页珍藏版）》请在冰点文库上搜索。
4．输入的高电平电压应超过多少才安全？
输入的低电平电压应低于多少才安全。
5．应如何用实验判断输出端能接门电路的个数？
6．门电路的电源电压范围是否受到限制？
其工作性能是否与频率有关。
7．在实验中，当电源未接通时，是否可以施加输入信号。
五、实验内容及步骤
1．验证与非门逻辑功能
取一块集成与非门电路74LS00,并把它按入双列28脚的集成电路锁紧插座的左端或右边，同时贴上相应的图片，这里应注意集成块的缺口和图片的位置，不宜颠倒，不应相反。
确定无误后，用黑红两根导线把其中一个+5V电源引下来，分别接到插件板的“VCC”和“⊥”两个端点，再用黑导线把“⊥”和集成块的“GND”（即插孔7）相接，用红导线把“VCC”和集成块的“VCC”端（即插孔14）相连，这样集成块的供电电路接通。
从74LS00的四个2端输入与非门中任选一个与非门，不妨取1、2两个脚输入的与非门。
（这里的1、2就是图中的A、B，3就是F，以下不再说明）。
根据下表，按照插件板上的“0”和“1”的低高电平，对1、2两脚进行输入，并通过上面相应的发光管观察输出端的高低电平，填入下面的表格中。
表1与非门功能表
输入
A
0011
B
0101
输出
F
2．低电平输出时电源电流ICC的测量
按照步骤1的连接，悬空输入端A、B，及输出端F，在+V端和14端之间串入一电流表，测出此种情况F的电源电流ICC（见图1）。
3．低电平输入电流I1L的测量
按照步骤1的连接，悬空A、F两端，由B端通过一个电流表接入地，读出此时的电流值（见图2）。
4．高电平输入电流IIH的测量
把A脚接地，F脚悬空，通过电流表把B端与+V相连，读出此时的电流数I1H（见图3）。
5．电压传输特性
用导线把+5V电源接到插件板上4.7K电位器两端，再从电位器的中间接线柱引出一根线经470Ω电阻接到集成与非门A端，同时，B端悬空，调节电位器，用万用表的电压档分别测出A端对他电压，及输出端F对地电压，填入表2，这里应注意，在V0发生突变的地方多测数据。
表2输入输出电压
Vǐ
VO
按照上表作出电压传输特性图，找出相应的阀值电压。
6．扇出系数N0的测算
见图5，这里是按照灌电流方式进行测算N0。
把电位器4.7K两端接到电源+5V上，中心插孔通过一个470Ω的电阻，再通过电流表接到输出端F，F与地之间接入电压表，A、B两端悬空。
由于实验中只有一个万用表，因此在实验过程中，可首先，不接入电流表，而只用导线把电流表的位置短接，用万用表的电压档接入如图电路，调节电位传4.7K，使电压读数为V0L=0.4v。
这时，把万用表取下来，调到电流档，根据图中位置，测出电流值I0L，根据公式：
取整数部份，即得出扇出数。
如果同学们有兴趣，还可根据拉电流工作情况，算出相应的扇出数。
由以上两种情况得出的扇出数可能不等。
一般应取数最小的那一种作为扇出数。
7．平均传输延迟时间的测定
按照图6，从四个2端输入的与非门中任取3个与非门。
并分别看作G1、G2、G3，用导线把G1的输出端接到G3的一个输入端上，G3的输出端再接到G1的一个输入端上，这里应注意，为了保证电路正常工作，未用的输入端应接高电平“1”，最后用信号线把G3的输出端及地接到示波器上。
通过示波器观察波形。
如果集成块正常连接又无误，通过适当调节示波器，即可看到波形。
根据示波器的标度，测算出波形周期。
再根据公式：
算出平均传输延迟时间tpd。
8．自我设计实验
参照以上实验方式方法，对三态门进行逻辑功能测试，对异或门进行逻辑功能测试，对CMOS集成电路与非门进行测试。
所需集成块见附录A。
六、实验报告与要求
1．列出直流参数的实测数据，画出传输特性，确定V0FF，V0N，V0C，VOH值。
判断所测的电路参数是否合格。
2．列出与非门的实测数据表格，看其逻辑关系是否相符。
3．按照预习要求中的问题进行思考。
实验三组合逻辑电路
（一）
——电路设计与竟争冒脸
1．熟悉组合逻辑电路的特点，掌握组合逻辑电路的设计方法并能灵活运用。
2．学会由简单门电路设计出半加器，并验证其功能。
3．了解组合逻辑电路的竟争冒险，及消除办法。
XSR-5数字电路实验台，示波器，万用表，若干导线和信号线，一块四4输入与非门74LS00，一块三3输入与非门74LS10。
1．半加器的电路连接方式
参照相关的数字电路书籍，这里不过多涉入仅作简要描述，图1是半办法器原理图，图2为其连接图。
2．竟争冒险及消除
对于竟争冒险及消除的办法，我们在这里不过多叙述，仅就事论事。
如果需要过多了解，请根据后面的参考文献去查找。
图3为一种竟争冒险电路图。
当B=1，C=1，A可以自由变化时，输出端Y将会出现干扰脉冲，其原因如下。
由于B=1，C=1，则G1，G3都相当于一个非门，又由于G1，G3的制作材料，制作工艺和制作方法都一样，所以它们的延迟时间也都一样。
这样，A端的变化在G2、G3到G4的通路上所占用的时间就比仅通过G1的通路要多出一个非门G2的时间。
为讨论方便，这里假设所有门的延迟时间相等，为tpd。
见图4，它是图3产生正跳变脉冲的竟争冒险工作波形。
在某一时刻，A由高电平变为低电平，经G1延迟一个tpd到达G4。
由于这个变化经过G2，G3门需要2个tpd的延迟，所以G3的输出端仍为高电平。
这时的G4输入端的两个高电平经过G4的延迟，改变了G4的输出，Y变成了低电平。
这个低电平经过一个tpd的延迟，又把G4输出端改变过来，Y又变回到高电平。
这样，由于A的变化，在Y端出现了一个干扰的脉冲信号，这就是冒险现象。
竟争冒险的消除方法比较多，此实验仅就增加冗余项的办法加以描述。
根据上面描述，图3中实线连接的电路图的表达式可写成:
根据逻辑代数公式，上式还可写成：
就是因为BC项的加入消去了在B=1，C=1时，由于A的变化所引起的竟争冒险，这一点是不难理解的。
因为B=1，C=1时，G5的输出封锁了G4，所以无论A如何变化，Y始终为1。
然而，增加冗余项并非万全之策，它仅仅能够消去在B=1，C=1时，由A的变化所引起的竟争冒险现争，对于A、B、C都发生变化的情况，它就很难消去产生的竟争冒险。
这方面的内容可参考有关文献。
四、预习要求与问题思考
1．阅读组合逻辑电路的分析设计方法，加法器的设计和工作状况，了解74LS10的引脚功能。
2．掌握电路竟争冒险的分析方法以及如何消除竟争冒险。
3．应知道对于你所设计的组合逻辑电路应如何进行测试。
4．在由简单集成门电路组成复杂电路时，应知道注意哪些问题。
5．在你做上面半加法实验时，是否能注意到竟争冒险？
6．你是否意识到上面的竟争冒险电路所产生的干扰波与门延迟时间的关系？
1．半加法器的设计和验证
（1）按照半加法的要求，它必须有2个输入端，1个加和输出端及1个进位输出端，从而列出逻辑真值表。
表1
输入
输出
AB
00
10
11
SC
01
（2）根据逻辑真值表，写出逻辑函数。
（3）根据逻辑函数选定器件，反过来，根据器件再调节函数式，于是得出：
从而画出图1的半加法器电路图。
（4）按照图2，把四重2输入与非门74LS00集成块和三重3输入与非门74LS10集成块插入实验台上的双列28脚的集成电路锁紧插座，并把相应的模块图按于相应的位置上，以供连接及观察使用。
这里要注意集成块的缺口和模块图的标记。
首先把5V的电源用导线引到“+V”和“⊥”两个插座，然后再把电源引到集成块的电源引脚插孔。
之后，按照图2，把各个与非门连接起来。
按照表1，把A、B两个输入端连到“1”或“0”两个电平。
通过观察发光管的亮度，记下加和S和进位C的电平，与表1对照，看一看是否相符？
如果不符，找出原因。
2．竟争冒险的观察及消除。
（1）竟争冒险的观察
参照步骤1的连接方式，按照图3的实线图把元件连接好，这里要注意，非门G2可采用一个与非门电路，只要把它的其中一个脚接高电平即可；
另外，为了下面实验的方便，G4可采用一个3输入端的与非门，其中一个闲置脚也要接高电平，最后还要把B、C两端用导线接高电平“1”，A端用信号线接到脉冲信号源的输出端。
这里要注意，单次脉冲键必须按下去，T/C选择键不能按下去，幅度调节电位器和正负单脉冲转换开关都必须按下去，并把Y输出接到示波器上。
在一切连接就绪，示波器也调节到适当（一般把幅度打到1v/div，扫描打到1ns/div）位置时，即可按动触发键，观察波形中是否出现干扰波形，如果没有，请找出原因，并继续实验，直到观察到干扰波，并估测干扰波的脉宽时间。
（2）竟争冒险的消除
在步骤2
（1）的基础上，参照图3的虚线，再把虚线电路也接入电路，这里要把G4的一个接高电平的一端改接到G5的输出端，并按照2
（1）进行操作和观察，看是否还存在干扰波。
3．自我设计实验
利用身边集成电路和实验器材，你自己任意设计一些电路和存在竟争冒险的电路，并进行实验，品味一下自我成功的快乐。
1．列出你的设计步骤、图表和验证结果。
2．对竟争冒险现象的观察进行详细叙述。
3．按照预习要求进行思考和回答相应的问题。
实验四组合逻辑电路
（二）
——编码器、数据选择器、数值比较器
1．熟悉中规模集成编码器，数据选择器、数值比较器的设计、逻辑功能及测试方法。
2．注意掌握集成块间连接时的电平匹配。
3．进一步加强集成电路的在路连接，提高连接效率。
XST-5数字电路实验台，万用表，若干导线，一块10-4优先编码器74LS147，一块六重反相器74LS04，一块双4-1数据选择器74LS153，一块4位数值比较器74LS85。
1．编码集成电路
对于编码集成电路的内容可参考有关文献，本实验主要研究10-4优先编码器74LS147的工作状况，对于其内部结构不予以说明。
见图1，当某一个I输入端由高电平变成低电平时，74LS147的四个输出端将发生变化，其变化方式按8421编码原则进行，且低电平有效。
对于CD4511译码集成块和显示的数码管，它们的工作情况将会在下一个实验中讲述，在这里不过多涉入。
仅指出一点，CD4511的输入端是高电平有效，且按8421编码输入，其顺序为6脚、2脚、1脚和7脚，在实验台的插板上就是DCBA四个插孔。
又由于74LS147的输出是低电平有效，所以必须经过非门电路变成高电平，才能接到CD4511的输入端。
2．数据选择集成电路
图2是数据选择电路，74LS153的一组数据选择器的信号输入端可采用人工设置的办法，只要对地址A1，A0进行不同的组合，就可以分别显示相应的输入信号，见表1。
表1选择器真值表
选择
选通
Y
G
×
L
H
C0
C1
C2
C3
3．数值比较集成电路
参见图3和表2，74LS85共有16脚，8脚接地，16脚接5V电源的正极，A3，A2，A1，A0为相比较的一组数据，B3，B2，B1，B0为相比较的另一组数据。
2、3、4三个脚是用于级联的低位比较结果输入脚，5、6、7是比较结果输出脚。
表2比较器功能表
比较输入
级联输入
A3、B3
A2、B2
A1、B1
A0、B0
A`>
B`
A`<
A`=B`
A>
A<
A=B
A3>
B3
A3<
A3=B3
A2>
B2
A2<
A2=B2
A1>
B1
A1<
A1=B1
A0>
B0
A0<
A0=B0
1．阅读编码电路，数据选择电路和数值比较电路的内容，了解74LS147，74LS153及74LS85的内部结构和引脚功能。
2．在组合逻辑实验中，集成门与集成门连接时是否需要串入限流电阻？
或接入上拉电阻？
有哪些问题需要注意？
3．从简单门的组合，到组合逻辑集成电路的实验，你对门电路有什么样的感受？
由这些实验，你又能想到什么？
4．在编码电路的测试实验中，I1～I9的9个引脚在未接低电平时，是否必须用导线接到高电平上？
为什么？
5．如果用74LS148取代74LS147，图1的电路将如何改动？
1．编码电路的测试
按照图1，把编码器74LS147插入40脚的集成电路锁紧插座的左端，压下插座锁紧柄，并把相应的图片按在相应的位置上；
之后，把74LS04集成块插入28脚的集成电路锁紧插座的左端，压下插座锁紧柄，并把相应的图片按放在相应的位置上。
接着，把5V电源引到插件板上，再用导线引到集成块的电源引脚。
最后用导线从74LS147的9、7、6、14四个脚分别引到74LS04的任意四个非门的输入端，再用导线从相应的四个非门输出端引到插件板上的一个数码显示电路码A、B、C、D四个插孔上，并用导线从+V孔引到数码显示电路上的一个+V孔，为显示电路供电。
在电源线和信号线连接结束，并经检查无误后，便可进行下面的验证实验，用导线把I1～I9逐个接成低电平，观察显示数据是否正确，并要注意，在I1～I9都没有接低电平时，显示的数据是多少？
在I1～I9中有至少两个都同时为低电平时，显示的结果又是什么，有没有规律？
把实验结果填入表3。
表3编码电路实验数据
X
I1
I2
I3
I4
I5
I6
I7
I8
I9
I1·
I2·
I4·
显示
注：
X=I1·
I3·
I5·
I6·
I7·
I8·
I9=1，后面两个表格中的内容是指它们同时为低电平
2．数据选择电路的测试
根据图2，参照上面的连接，把74LS153按插在40脚的集成电路锁紧插座的左端，压下插座锁紧柄，贴上相应的图片，并接通电源。
由于这个实验仅仅是一个验证性实验，因此可以这样设计实验：
选择第1组为实验对象，并把1G始终接低电平，按照表4，分别设计B、A的电平，并对每一次的B、A设置，都必须使1C0，1C1，1C2，1C3逐个为低电平一次，记下1Y跟着变化的那一次，看一看是否与表1相符。
最后，改变选通脉冲1G，使它为高电平，再改变B、A及四个1C输入端，观察1Y是否变化。
3．数值比较电路的测试
根据图3，参照上面的连接方式，把74LS85按插在40脚的集成电路锁紧插座的左端，压下插座锁紧柄，贴上相应的图片，并接通电源。
按照表2，可以这样设计实验：
Ai＞Bi即是Ai=1，Bi=0；
Ai＜Bi，即是Ai=0，Bi=1，Ai=Bi。
可用导线把Ai和Bi短接，即可接高电平1，也可接低电平O，还可悬空，这里的i是指0～3，对于表中的“x”号，可采用接脚悬空的办法。
按照以上方案，从表中上端A3＞B3那一行开始做起，观察每次实验的结果是否与表中的输出相符。
并按表2的方式把结果记录下来。
4．自我设计实验
（1）利用手中元器件设计一种0～9十个十进制数与一个任意设置的四位二进制数相比较并显示结果的电路。
（2）你利用手中元器件，还能设计哪些实验，自己动手做一做，试一试。
1．详细写出实验步骤，整理实验数据，分析实验结果，说明电路功能。
2．总结组合逻辑电路的特点。
3．回答前面的问题。
实验五组合逻辑电路（三）
——译码与显示电路
1．掌握3线—8线译码器和七段显示译码器的工作状况和工作方式，加深对译码器电路的类型，工作原理及应用的理解和掌握。
2．了解LED数码管工作原理，掌握数码管的应用。
XST-5数字电路实验台，万用表，若干导线，一块3线—8线译码器74LS138，一块七段显示译码器CD4511，一个LED数码管。
1．3线—8线译码器74LS138
74LS138是双列16脚的3线—8线译码器，它有A0，A1，A2三个输入脚，Y0～Y7的八个输出脚，还有G1，G2A，G2B三个控制脚。
只有当G1=1，G2A=G2B=0时，译码器才处于工作状态，输入端A0，A1，A2的变化决定了Y0～Y7中总有一个为低电平，否则Y0～Y7都为高电平。
图1为74LS138引脚图，表1为3线—8线译码器74LS138的功能表。
表13线—8线译码器74LS138的功能表
G1
G2A+G2B
A2A1A0
Y0Y1Y2Y3Y4Y5Y6Y7
1
×
000
001
010
011
100
101
110
111
11111111
01111111
10111111
11011111
11101111
11110111
11111011
11111101
11111110
2．七段显示译码器CD4511
七段显示译码CD4511的引脚图如图2，它的8脚，16脚接电源，6、2、1、7四个脚用于数据的输入，分别连到8421码的D3D2D1D0，且高电平有效；
9～15的七个脚分别接到匹配的数码管的输入端，且高电平有效；
3脚是测试输入端LT，只要接低电平，便封锁输入端的输入，强制输出高电平，使所接的数码管显示“8”，以示译码器和数码管的工作状态的好坏；
4脚为灭灯输入端（BI），当LT=1，BI=0时，无论输入端为什么数，输出端都为低电平，数码管熄灭，只有当LT=0时，数码管显示“8”；
5脚为输入端D3D2D1D0的数据装入并锁存的控制端（LLC），当LLC=0时，数据输入，当LLC=1时，输入的数据被锁存，此时，无论如何改变输入端数据D3D2D1D0都不能显示，而显示的数据是被锁存的数据。
3、NES-4015AS数码管
NES-4015AS数码管实质上是八个发光二极管经封装而制成，其原理图见图3（b）。
当有一个发光二极管的输入端为高电平，而公共端COM为低电平时，相应的管子就发光。
在图3（a）的引脚图中，就可以见到相应的亮线发光。
在这里我们画出了要做实验的七段译码驱动显示的连线图，见图4。
1．阅读译码电路，显示器电路方面的内容，熟悉它们的分类及工作原理，了解74LS138、CD4511及NES-4015AS数码管的内部结构和引脚功能。
2．你是否注意到3线—8线译码器，4线—10线译码器及七段译码器的区别，并注意到它们在应用上的不同？
3．对于图4中的470Ω电阻，你知道它的作用是什么吗？
可否去掉？
如果去掉470Ω电阻，直接短接COM到地，电路应如何改动？
4．如果你学过计算机原理方面的书籍，或者将来学到的时候，你是否能够把组合逻辑电路成功地应用于计算机中，或者把它和计算机有机地联系起来？
正如3线—8线译码器可看作地址译码器一样。
5．如果用74LS47取替CD4511，那么图4将如何变动？
6．由组合逻辑集成电路的那些控制端，你是否发现它们可以被逻辑操作吗？
或者说具有可编程性吗？
7．如果让你用组合逻辑集成电路设计一种更加复杂的电路，你能毫不费力地完成吗？
不妨设计一种抢答并显示的电路，试一试你的能力，并用实验验证你的电路的工作效果。
五、实验内容和步骤
1．3线—8线译码器的测试
把3线—8线译码器74LS138集成块，按置在40脚的集成电路锁紧插座中，压下插座锁紧柄，并把相应的图片贴在相应的发光管上，把5V电源引下来接入插件板上的电源插孔中。
根据图1，再用导线把电源引到74LS138的8脚和16脚。
再根据表1，用导线把G1，G2A，G2B及A2，A1，A0连接到电平1或0，通过插件板的发光二极管观察输出Y0～Y7的电平，亮者为高电平。
把观测的结果按表1的方式列出并与表1进行对比，核对它们是否一样，如果有不一样，找出原因。
2．七段译码显示电路的测试
参照上面的连接方式把CD4511和数码管按入集成电路锁紧插座中，压下
升级会员 