>VR2
不变
>VR1
>VR2
0
导通
2．分频器
通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。
通常实现分频器的电路是计数器电路，一般采用多级二进制计数器来实现。
分频器的功能是对振荡器产生的方波信号进行分频外理，一方面形成计时所需的标准秒脉冲信号，另一方面提供数字钟功能扩充时所需的信号，如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等。
如图3所示，选用3片中规模集成电路74LS90可构成分频电路产生所需信号。
如图74LS90由四个触发器组成，分为计数器Ⅰ和计数器Ⅱ。
R9为异步置位端，R0为异步复位端，A、B为两个时钟输入端，QA、QD为计数器状态输出端。
图中，每片为1/10分频，第1片的QA端输出频率为500Hz的方波信号，QD端输出频率为100Hz的方波信号；第2片的QD端输出频率为10Hz的方波信号；第3片的QD端输出频率为1Hz的方波信号。
3.计数器
秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至译码显示电路，实现用数字显示时、分、秒的要求。
“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。
采用10进制计数器74LS162来实现时间计数单元的计数功能，其为双2-5-10异步计数器，并且每一计数器均有异步清零端。
（1）“分”、“秒”六十进制计数器
“秒”计数器电路与“分”计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成。
如图4.所示由75LS162构成的60进制计数器。
首先将两片75LS162设置成十进制加法计数器，将两片计数器并行进位则最大可实现100进制的计数器。
现要设计一个60进制的计数器，可利用“反馈清零”的方法实现。
当计数器输出“2QD2QC2QB2QA、1QDQCQBQA=0110、0000”时，数字其计数规律为00~01~…~58~59~00…,通过门电路形成一置数脉冲，使计数器归零。
其具体连接图如图4所示。
“分”计数与“秒”计数器相同。
（2）“时”二十四进制计数器
数字钟的“时”计数器为模24的计数器，其计数规律为00~01~…~22~23~0…，即当数字钟运行到23时59分59秒时，在下一个秒脉冲作用下，数字钟显示00时00分00秒。
同理，M=24<102,应选用2片74LS162，将其连接成模24计数器作为“时”计数器。
74LS162串联工作，计数脉冲输入到低位计数器的时钟输入端，而低位计数器的状态输出最高位连接到高一位计数器的时钟端。
将计数器的状态输出反馈到清零端，十进制24转换成二进制是00100100，因此十位的RB与个位的RA、RB用一个与非门串联起来，再将个位和十位的清零端连接到一起，ｃｐ脉冲连接到一起，即得到24进制计数器。
其具体连接图如图5所示。
4.数码显示电路
译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。
译码器是一个多输入、多输出的组合逻辑电路。
它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
在电路中用的译码器是共阴极译码器74LS48，用74LS48把输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。
通常译码器与显示器是配套使用的，在这里选用共阴极发光二极管数码显示器BS202和译码驱动器74LS48配套使用。
七段显示译码器74LS48的输出为高电平有效，即输出为1时，对应字段点亮；输出为0时对应字段熄灭。
该译码器能够驱动七段显示器显示16种字形。
输入A、B、C和D接收4位二进制码，输出a、b、c、d、e、f和g分别驱动七段显示器的a、b、c、d、e、f和g字段。
5．校时电路
数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。
校“秒”时，采用等待校时。
校“分”、“时”的原理比较简单，采用加速校时。
对校时电路的要求是:
①．在小时校正时不影响分和秒的正常计数。
②.在分校正时不影响秒和小时的正常计数。
校准电路由74LS74基本RS触发器和“与”门组成，基本RS触发器的功能是产生单脉冲，主要作用是起防抖动作用。
未拨动开关K时，“与非”门G2的一个输入端接地，基本RS触发器处于“1”状态，这是数字钟正常工作，“分”进位脉冲能进入“分”计数器。
拨动开关K时，“与非”门G1的一个输入端接地，于是基本RS触发器转为“0”状态。
秒状态可以直接进入“分”计数器，而“分”进位脉冲被阻止进入，因而能较快地校准分计数器的计数值。
校准后，将校正开关恢复原位，数字钟继续进行正常计时工作。
6．整点报时
本根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QC和QＡ个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。
选蜂鸣器为电声器件，蜂鸣器是一种压电电声器件，当其两端加上一个直流电压时就会发出鸣叫声（500HZ），且在59秒时鸣叫（1000HZ）。
7．定时控制
定时控制电路要求数字钟在规定的时刻驱动音响电路时行“闹时”，要求时间准确，即信号的开始时间与持续时间必须满足规定的要求。
例如要求上午7点59分发出闹时信号，持续时间为1分钟。
7点59分对应数字钟的时十位计数器的状态为（QDQCQBQA）H2=0000，时个位计数器的状态为（QDQCQBQA）H1=0111，分十位计数器的状态为（QDQCQBQA）M2=0101，分个位计数器的状态为（QDQCQBQA）M1=1001。
若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，可以使音响电路正好在7点59分响，持续1分钟，电路可由74LS00、74LS03（OC）、74LS20芯片实现。
8、所用集成电路器件清单：
计数器74LS162六只；74LS903只；74HC486只；数字比较器74HC852只；三极管74LS1911只；555定时器1只；数码显示器BS2026只，74LS00若干；74LS03（OC）若干；74LS20若干。
七、整体电路图
八、设计收获、体会和建议：
本次数字钟电路设计实验还做到理论联系实际，刚刚学过了数电这门课程，还没完全弄懂某些门电路的原理和用途，在以前的实验中对有些芯片接触比较多，但是把芯片连成一个完整的电路就比较难了。
而此次课程设计恰恰提供了一个好机会，让我学到了如何把芯片连接在一起实现模拟各功能，也让我们从实践中加深了对所学知识的理解。
在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。
这学期数电实验课的最后一个实验就是做的数字钟，所以在计数模块上面有以前的经验，但是实验课的数字中比较简单，要求也比较少，而这次增加了几个比较难的要求，所以查阅了很多资料。
设计技术模块时候所用的芯片和实验室用得芯片不一样，但原理一样。
比起以前做的实验，这次课程设计增加了校时、定时的功能，有一定的难度，但是通过查找资料和请教其他同学，问题也纷纷解决了。
课程设计当中还用到了以前没有用到过的芯片，如74LS20、74LS03。
我觉得每次课程设计是一次难得的锻炼机会，让我们能够充分利用所学过的理论知识还有自己的想象的能力，另外还让我们学习查找资料的方法，以及自己处理分析电路，设计电路的能力。
我相信是对我的一个很好的提高，补足平日理论学习后实践方面的空白。
通过这次课程设计，我又掌握了些元器件的性能。
这次设计提高了我理论和实践相结合的能力，增加了把理论用于实践的兴趣，同时也提高了我分析问题和解决问题的能力。
没有最好，只有更好。
我相信通过这一次的课程设计之后，我以后会更加努力，用严谨的科学态度去面对一切。
克服困难，战胜自我，超越自我。
上大学不只是学习课本知识，更重要的是要把课本知识勇于实践当中，而课程设计能把理论与实践紧密结合在一起的，因此我们应该多做一些课程设计。
这次课程设计只是把电路设计出来了，并没有把实物做出来。
设计好电路之后并不一定能够把实物做出来，希望以后的课程设计能够把实物做出来。
九、参考文献：
1、顾永杰.电工电子技术实训教程.上海交通大学出版社.1999
2、姚福安．电子电路设计与实践．山东科技出版社.2001.10
3、吴建国、张彦．数字电子设计．华中科技大学出版社.2010.8
4、郝国法．电子技术实验．冶金工业出版社.2007.4
5、康华光．电子技术基础-数字部分．高等教育出版社.2002
升级会员 