TECXP实验机硬件组成工作原理.docx
《TECXP实验机硬件组成工作原理.docx》由会员分享，可在线阅读，更多相关《TECXP实验机硬件组成工作原理.docx（21页珍藏版）》请在冰点文库上搜索。
TECXP实验机硬件组成工作原理
TEC-XP实验机硬件组成的工作原理
学院：
班级：
学号：
姓名：
综述：
TEC-XP由清华大学科教仪器厂和清华大学计算机系联合研制。
该实验系统重点用于计算机组成原理和计算机系统结构等课程的硬件教学实验，还支持监控程序、汇编语言程序设计、BASIC高级语言程序设计等软件方便的教学实验。
TEC-XP系统的硬件系统由以下几个基本部分组成：
运算器部件、控制器部件、内存储器系统和串行接口线路，各个部分被划分在电路板的不同区域。
TEC-XP教计算机系统其外观如图1所示：
图1.TEC-XP+教学计算机系统外观图
其系统基本组成部分的结构框图如图2所示：
图2.TEC-XP教学计算机的硬件组成线路
1、运算器部件
从图3可以看到，教学计算机运算器部件其主体为4片4位的运算器芯片Am2901彼此串接构成，每片Am2901芯片内含完成算术和逻辑运算功能的ALU，双端口控制读出、单端口控制写入的16个累加器，和完成乘除法运算的乘商寄存器等功能部件，而且每片Am2901还可以接收来自内部总线IB的4位输入数据，其4位输出都直接送到地址寄存器AR的不同字段（AR不属于运算器的组成部分，图中用虚线框表示），并且经过支持三态功能的开关门电路送到内部总线IB。
从功能和组成两个方面都比较好地体现了运算器部件的教学内容。
它输出16位的数据运算的结果（用Y表示）和4个结果特征位（用Cy、F=0000、OVER、F15标志），它的输入（用D表示）只能来自于内部总线。
确定运算器运算的数据来源、运算功能、结果处置方案，需要使用控制器提供的I8~I0、B3~B0、A3~A0共17个信号。
从图2清楚可以看到运算器，它只能接收教学机内部总线IB送来的16位数据，它的输出直接连接到地址寄存器AR的输入引脚，用于提供地址总线的信息来源。
或者经过2个8位的244器件的控制被送到内部总线IB，用于把运算器中的数据或者运算结果写入内存储器或者输入输出接口芯片。
运算器产生的4个结果特征位的信息需要保存，为此必须设置一个4位的标志寄存器FLAG，用于保存这4位结果特征信息，标志寄存器的输出分别用C、Z、V、S表示。
FLAG的输出可以经过一个8位的开关门送到内部总线IB。
控制标志寄存器何时和如何接收送给它的信息，需要使用控制器提供的SST2~SST0三位信号。
运算器还需要按照指令执行的要求，正确地得到最低位的进位输入信号，最低位和最高位的移位输入信号，为此还需要配置另外一个标示为SHIFT的线路，在控制器提供的SSH和SCI1~SCI0三位信号的控制下，产生运算器最低位的进位输入信号，最低位和最高位的移位输入信号。
图3.运算器组成线路与信息连接关系
2、控制器部件
教学计算机支持微程序的和组合逻辑的两种控制器，构成比较复杂，并可以通过拨动一个开关完成两种控制器之间的切换。
在选用器件时，微程序方案中选用了美国AMD公司的微程序定序器Am2901芯片，保证微程序设计的规范与实用性；控存体选用只读存储器（ROM）芯片，通过对该ROM的编程写入方式支持动态微程序设计；微程序的控制器主要由程序计数器PC、指令寄存器IR、48位的控制存储器、48位的微指令寄存器、微指令的下地址逻辑线路等组成。
组合逻辑方案中，节拍逻辑与时序控制信号形成部件（组合逻辑线路）选用了GAL20V8现场可编程器件和MacroArrayCMOSHighdensity（简写为MACH）器件，这对简化控制器的逻辑设计与实现至关重要；组合逻辑的控制器主要由程序计数器PC、指令寄存器IR、节拍发生器Timing、和时序控制信号产生部件MACH435（或MACH5）芯片等组成。
两种控制器主要线路都集中到一片高集成度MACH器件中实现，其中MACH器件内部功能实现如图4。
在MACH芯片之外，还用到了确定微指令执行次序的一片Am2910芯片，用作指令寄存器IR的2片8位的寄存器电路，1片传送IR低位字节内容到内部总线IB的开关门电路。
指令寄存器接收从内存储器读出并传送到内部总线IB的指令，其全部16位输出送到MACH芯片的输入引脚，其低8位内容还要经一个开关门送到内部总线IB。
图4.在MACH芯片内实现32位的控制存储器和微指令寄存器
从图5可以看到，MACH器件内部包含有微程序控制器中的控制存储器、微指令寄存器、映射指令操作码为微指令地址的MAPROM、产生微指令是否转移信号CC的SCCgal、实现微指令字中的下条微指令地址和MAPROM输出的下条微指令地址二者选其一的功能几个部分的功能线路；包含有组合逻辑控制器的节拍发生器Timing、控制信号产生部件两部分线路；此外还实现了把两种控制器各自提供的32位控制信号进行二者选其一的功能。
图5.教学机计算机控制器的总体组成
3、存储器部件
出于简化和容易实现的目的，教学计算机存储器部件在设计时选用静态存储器芯片实现内存储器系统，包括了唯读存储区（ROM，存放监控程序等）和随读写存储区（RAM）两部分其存储体部分；ROM存储区由容量为8k字节的4片58C65（或28C64）芯片组成，RAM存储区由容量为2k字节的2片6116芯片组成。
另外2片58C65芯片主要用于扩展存储器容量的教学实验。
存储器的惟读存储区，用于存放教学计的监控程序，地址从0单元开始，故其片选型号为/CS0，即地址的最高3位是000。
这2片芯片应处于常读状态，它的/OE引脚接地。
存储器的随机读写存储区，用于保存用户读写的数据和作为监控程序的系统工作区，包括系统堆栈和用户堆栈数据。
这个存储区的地址从2000H开始，其片选信号为/CS1，即地址的最高3位是001。
这两个芯片的读写控制信号/MWE和允许输出信号/OE，是由控制总线的信号MIO、REQ、WE和主时钟信号CLK共同产生的。
存储器和串行接口线路的组成如图6所示：
图6.内存储器和串行接口电路
4、串行接口线路
教学计算机的串行接口线路，选用2片Intel-8251芯片实现，支持2路串行输入输出操作，第一个串口的端口地址分配为80h/81h，其片选信号是产生IO接口芯片片选信号的译码器的译码输出/CE0；第二个串口的端口地址可以由用户选择，其串行口的IO端口地址可以从剩余的7个片选信号中选择，当选用2路串行接口输入时其操作流程如图7。
串行接口芯片在一个方向上与主机的数据总线的低8位连接，在另一个方向上经电平转换芯片MAX202与设备的串行数据线相连接。
该芯片要使用2个频率的脉冲信号，分别接到其CP引脚和RxC、TxC引脚，这两路脉冲是由计数器器件74LS161提供的。
控制该芯片读操作还是写操作是分别由/RD和/WR决定的。
该芯片内有4个寄存器，其中有2个数据缓冲器分别用于存放输入、输出的数据，另外2个寄存器分别用于存放控制命令、接口的运行的状态，到底读写哪2个寄存器，是通过IO端口的最低一位的值决定的，当把这位地址接到该芯片的C/D引脚时，该位地址为0时，执行读写输入或者输出数据缓冲器，为1时是读状态寄存器或者写命令寄存器。
为此需要把地址总线的最低位接到该芯片的C/D引脚，用它来实现上述的控制功能。
图7.用2路串行接口完成输入输出操作的程序流程图
5、总线
在教学计算机总线部件设计中，选用数据总线、地址总线、控制总线和内部总线共四部分组成，保证教学机的正常运行并体现出总线设计的基本原理。
图1.1给出了各个部件如何通过总线相互连接在一起，构成一台能够正常运行的计算机系统。
5.1数据总线
数据总线被划分成内部总线IB（在CPU一侧）和外部总线DB（在存储器和串行接口一侧）两部分，它们之间通过2片8位的双向三态门电路连接在一起。
3组存储器芯片的数据输入输出引脚都直接连接在一起，连接到16位的数据总线DB上，串行接口芯片的8位数据输入输出引脚只与数据总线DB的低8位（DB7-DB0这8位）相连接。
数据总线的一端直接连接着内存储器芯片的和IO接口芯片的数据线引脚，用于完成对这些芯片的读写操作。
读操作时，从芯片内读出的数据将被首先放到数据总线上，写操作时，已经出现在数据总线上的数据将被写入到相关的器件中；数据总线的另一端接到了两片245器件的16个数据线引脚，用于通过内部总线和CPU系统进行通讯。
做输入输出操作的教学实验或者内存储器的教学实验，往往需要插拔器件和接线，难免出错，设置245器件可以有效地隔离这里的错误对CPU系统的损坏。
5.2地址总线
地址总线用于CPU系统向内存储器或者IO接口提供地址信息。
16位的内存地址中的最高3位被连接到产生内存片选信号的74LS138型号的三_八译码器，3位地址输入将产生8个片选信号，可以选择8组存储器芯片。
低13位地址被连接到每个内存芯片的地址线引脚，用于选择每个芯片内的8192个存储单元。
请注意，6116芯片只有11个地址线引脚，它只使用最低的11位地址总线，另外的2位未被使用。
8位的IO端口地址中的高4位连接到用于产生IO片选的74LS138型号的三_八译码器，其中最高一位被连接到控制该器件是否译码的引脚，高电平有效，因此有效的IO端口地址的最高位必须为1。
余下的3位用作为译码输入信号，可以产生8个译码输出信号，故系统最多可能支持8个IO接口芯片。
IO端口的最低4位用于选择每个接口芯片内的不同寄存器，因此每个接口芯片最多可使用16个端口地址。
每个串行接口芯片只是用2个端口地址，其余14个不被使用。
5.3控制总线
控制总线用于给出总线周期的类型和一次读、写操作是否结束的信号，是把控制器提供的3位控制信号送1片双二-四译码器得到的，以决定有无内存或接口读写，若有，是内存和还是接口工作，执行的是读还是写操作。
CPU给出的控制总线的信号由MIO、REQ和WE组成。
5.4内部总线
内部总线在我们这里，它是数据总线在CPU内部的体现，二者通过一个双向的三态门电路74LS245相互连接。
当245器件的MIO控制信号为高电平时，245使内部和外部总线处于断开状态，相互不能传送数据，仅在该控制信号为低电平时，内部和外部总线处于连通状态，可以传送数据。
此时数据的传送方向受245的另外一个控制信号WE的控制，该信号为高电平时，数据从内部总线传送到外部总线，该信号为低电平时，数据从外部总线传送到内部总线。
在内部总线和外部总线之间设置245器件，有利于防止在完成内存储器实验或者接口实验时损坏CPU的线路。
在译码器DC1的译码信号的控制下，内部总线可以从运算器的输出、8位的机器状态字的输出（4个标志位和2位的中断优先级）、中断向量表的起始地址、指令寄存器的低8位的输出（此时高8位可能是符号位扩展信息）、16位的手拨开关输入数据五路信息之中选择其一作为自己的数据来源，也可以在MIO和WE两位控制信号的控制下，接受从外部数据总线传送来的数据。
16位的内部总线被连接到运算器的数据输入引脚、指令寄存器的输入引脚、机器状态字线路的输入引脚，还有两个245器件的16个引脚。
内部总线上的信息，可以被哪一个寄存器或者线路接收，是由DC2译码器的译码输出信号控制的，是否被传送到外部总线是由MIO和WE两个信号决定的。
图8.各功能部件之间的连接关系与信息传递路径
附录：
1、74LS245相关信息简介：
54/74245
双向总线发送器/接收器（3S）简要说明：
245为三态输出的八组总线收发器，其主要电器特性的典型值如下（不同厂家具体值有差别）：
型号
tplh
tph1
PD
54LS245/74LS245
8ns
8ns
275mW
引出端符号：
AA总线端
BB总线端
/G三态允许端（低电平有效）
DIR方向控制端
逻辑图：
双列直插封装
极限值：
电源电压7V
输入电压7V
输出高阻态时高电平电压5.5V
功能表：
推荐工作条件：
动态特性（Ta=25℃）
静态工作（Ta为工作环境温度范围）
2、74LS244相关信息简介：
单向总线驱动器
推荐工作参数：
符号
参数
最小值
典型值
最大值
单位
VCC
电源电压
4.75
5
5.25
V
VIH
输入高电平电压
2
-
-
V
VIL
输入低电平电压
-
-
-
V
IOH
输出高电平电流
-
-
0.8
mA
IOL
输出低电平电流
-
-
24
mA
TA
工作温度
-
70
℃
电器参数：
3、6116相关信息简介：
HM6116是一种2K*8位的高速静态CMOS随机存取存储器,其基本特征是:
（1）高速度------存取时间为100ns/120ns/150ns/200ns（分别以6116-10、6116-12、6116-15、6116-20为标志）。
（2）低功耗——运行时间为150mW,空载时为100mW。
（3）与TTL兼容。
（4）管脚收出与标准的2K*8b的芯片（例如，2716芯片兼容）。
（5）完全静态——无须时钟脉冲与定时选通脉冲。
（6）HM6116有11条地址线（A0~A10）、8条数据线（I/O1~I/O8）、1条电源线、1条接地线GND和3条控制线——片选信号CE、写允许信号WE和输出允许信号OE（3条控制线低电平有效）。
这3个控制信号的组合控制HM6116芯片的工作方式，如下表：
CE
OE
WE
方式
I/O引脚
H
X
X
待用（未选中）
高阻
L
L
H
读出
Dout
L
X
L
写入
Din
4、74LS139相关信息简介：
54/74LS139为2线－4线译码器,也可作数据分配器。
其主要电特性的典型值如下：
型号54LS139/74LS139
传递延迟时间22ns功耗34mW
当选通端（G1）为高电平，可将地址端（A、B）的二进制编码在一个对应的输出端以低电平译出。
若将选通端（G1）作为数据输入端时，139还可作数据分配器。
74LS139引脚图:
图1管脚图
引出端符号：
A、B：
译码地址输入端
G1、G2：
选通端（低电平有效）
Y0～Y3：
译码输出端（低电平有效）
74LS139内部逻辑图:
图2内部逻辑引脚功能
74LS139电气参数:
建议操作条件：
符号
参数
最小值
典型值
最大值
单位
VCC
电源电压
4.75
5
5.25
V
VIH
输入高电平电压
2
-
-
V
VIL
输入低电平电压
-
-
0.8
V
IOH
输出高电平电流
-
-
-0.4
mA
IOL
输出低电平电流
-
-
24
mA
TA
工作温度
-
70
℃
电气参数：
符号
参数
测试条件
典型值
最大值
单位
VI
输入钳位电压
VCC=Min，II=-18mA
-1.5
V
VOH
输出高电平电压
VCC=Min，IOH=Max，VIL=Max，VIH=Min
3.4
-
V
VOL
输出低电平电压
VCC=Min,IOL=Max,VIL=Max,VIH=Min
0.35
0.5
V
II
最大输入电压时输入电流
VCC=Max，VI=7V
-
0.1
mA
IIH
输入高电平电流
VCC=Max，VI=2.7V
-
20
μA
IIL
输入低电平电流
VCC=Max，VI=0.4V
-0.36
mA
IOS
输出短路电流
VCC=Max（Note4）
-100
mA
ICC
电源电流
VCC=Max（Note5）
6.8
11
mA
动态特性：
74LS139真值表：
5、74LS377相关信息简介：
54/74377双2位D触发器40MHz85mW
当允许控制端/E为低电平时，时钟端（CP）脉冲上升沿作用下，输出端Q与数据端D相一致。
当CP为高电平或者低电平时，D对Q没影响。
引出端符号：
/E允许控制端（低电平有效）
D0--D7数据输入端
Q0--Q7数据输出端
CP时钟输入端（上升沿有效）
外接管脚，逻辑图，功能表：
升级会员 