计算机组成原理选择题文档格式.docx
《计算机组成原理选择题文档格式.docx》由会员分享，可在线阅读，更多相关《计算机组成原理选择题文档格式.docx（43页珍藏版）》请在冰点文库上搜索。
C
A.译码电路,与非门
B.编码电路,或非门
C.溢出判断电路,异或门
D.移位电路,与或非门
19、
下溢指的是
某机字长32位，采用定点小数表示，符号位为1位，尾数为31位，则可表示的最大正小数为最小负小数为
A.运算结果的绝对值小于机器所能表示的最小绝对值
B.运算的结果小于机器所能表示的最小负数
C.运算的结果小于机器所能表示的最小正数
D.运算结果的最低有效位产生的错误
20、
存储单元是指
A.存放一个二进制信息位的存储元
B.存放一个机器字的所有存储元集合
C.存放一个字节的所有存储元集合
D.存放两个字节的所有存储元集合
21、
和外存储器相比,内存储器的特点是
A.容量大、速度快、
成本低
B.容量大、速度慢、成本高
22、
C.容量小、速度快、
成本高
D.容量小、速度快、成本低
某计算机字长16位,
存储器容量64KB，若按字编址，那么它的寻址范围是
A.64K
B.32K
C.64KB
D.32KB
23、
某DRAM芯片，其存储容量为512KX8位，该芯片的地址线和数据线数目为
A.8,512
B.512,8
C.18,8
D.19,8
24、某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是
A.1M
B.4MB
C.4M
D.1MB
25、主存储器和CPU之间增加Cache的目的是
A.解决CPU和主存之间的速度匹配问题
B.扩大主存储器的容量
C.扩大CPU中通用寄存器的数量
D.既扩大主存容量又扩大CPU通用寄存器数量26、EPROM是指
A.
B.随机存储器
只读存储器
C.可编程只读存储器
D.可擦写可编程只读存储器
27、寄存器间接寻址方式中，操作数处在
A.通用寄存器
B.内存单元
C.程序计数器
D.堆栈
28、扩展操作码是
A.操作码字段外辅助操作字段的代码
B.操作码字段中用来进行指令分类的代码
C.指令格式中的操作码
D.一种指令优化技术，不同地址数指令可以具有不同的操作码长度
29、指令系统中采用不同寻址方式的目的主要是
A.实现存储程序和程序控制
B.缩短指令长度、扩大寻址空间、提高编程灵活性
C.可以直接访问外存
D.提供扩展操作码的可能并降低指令译码难度
30、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常采用
A.堆栈寻址模式
B.立即寻址方式
C.隐含寻址方式
D.间接寻址方式
31、
对某个寄存器中操作数的寻址方式称为
寻址。
C
A.直接
B.间接
C.寄存器
D.寄存器间接
32、
寄存器间接寻址方式中，操作数处在—
A.通用寄存器B.主存单元
C.程序计数器D.堆栈
33、
变址寻址方式中，操作数的有效地址等于
A.基值寄存器内容加上形式地址（位移量）
B.堆栈指示器内容加上形式地址
C.变址寄存器内容加上形式地址
D.程序计数器内容加上形式地址
34、
程序控制类指令的功能是
A.进行算术运算和逻辑运算
B.进行主存与CPU之间的数据传送
36、
37、
C.进行CPU和I/O设备之间的数据传送
D.改变程序执行的顺序
异步控制方式常用于
.作为其主要控制方式。
A
A.在单总线结构计算机中访问主存与外设时
C.组合逻辑控制的CPU中
在一个微周期中
B.微型机的CPU控制中
D.微程序控制器中
A.只能执行一个微操作
B.能执行多个微操作，但它们一定是并行操作的
C.能顺序执行多个微操作
D.只能执行相斥性的操作39、在CPU中跟踪指令后继地址的寄存器是
B.程序计数器
主存地址寄存器
C.指令寄存器
D.状态寄存器
40、中央处理器是指
A.运算器
B.控制器
C.运算器和控制器
D.运算器、控制器和主存储器
42、微程序控制器中，机器指令与微指令的关系是
A.每一条机器指令由一条微指令来执行
B.每一条机器指令由一段用微指令编成的微程序来解释执行
C.一段机器指令组成的程序可由一条微指令来执行
D.一条微指令由若干条机器指令组成
43、为了确定下一条微指令的地址，通常采用断定方式，其基本思想是
A.用程序计数器PC来产生后继续微指令地址
B.用微程序计数器卩PC来产生后继微指令地址
C.通过微指令控制字段由设计者指定或者由设计者指定的判别字段控制产生后继微指令地址
D.通过指令中指令一个专门字段来控制产生后继微指令地址44、就微命令的编码方式而言，若微操作命令的个数已确定，则
A.直接表示法比编码表示法的微指令字长短
B.编码表示法比直接表示法的微指令字长短
C.编码表示法与直接表示法的微指令字长相等
D.编码表示法与直接表示法的微指令字长大小关系不确定45、下列说法中正确的是
A.微程序控制方式和硬布线控制方式相比较，前者可以使指令的执行速度更快
B.若采用微程序控制方式，则可用卩PC取代PC
C.控制存储器可以用掩模ROM、EPROM或闪速存储器实现
D.指令周期也称为CPU周期46、系统总线中地址线的功用是
A.用于选择主存单元
B.用于选择进行信息传输的设备
C.用于指定主存单元和I/O设备接口电路的地址
D.用于传送主存物理地址和逻辑地址
47、数据总线的宽度由总线的
定义。
A.物理特性
B.功能特性
C.电气特性
D.时间特性
48、在单机系统中，多总线结构的计算机的总线系统一般由
组成。
A.系统总线、内存总线和I/O总线
B.数据总线、地址总线和控制总线
C.内部总线、系统总线和I/O总线
D.ISA总线、VESA总线和PCI总线
49、下列陈述中不正确的是
A.总线结构传送方式可以提高数据的传输速度
B.与独立请求方式相比，链式查询方式对电路的故障更敏感
C.PCI总线采用同步时序协议和集中式仲裁策略
D.
50、
总线的带宽即总线本身所能达到的最高传输速率
中断发生时，由硬件更新程序计数器PC,而不是由软件完成，主要是为了
51、
A.能进入中断处理程序并正确返回源程序
C.提高处理机的速度
在I/O设备、数据通道、时钟和软件这
B.节省内容
D.使中断处理程序易于编址，不易出错
4项中，可能成为中断源的是
A.I/O设备
B.I/O设备和数据通道
52、
C.I/O设备、数据通道和时钟
D.I/O设备、数据通道、时钟和软件
单级中断与多级中断的区别是
A.单级中断只能实现单中断，而多级中断可以实现多重中断
B.单级中断的硬件结构是一维中断，而多级中断的硬件结构是二维中断
C.单级中断处理机只通过一根外部中断请求线接到它的外部设备系统;
都有一根专用的外部中断请求线
而多级中断，每一个I/O设备
53、
在单级中断系统中，CPU—旦响应中断，则立即关闭
的其他中断源产生另一次中断进行干扰。
A
标志,
以防止本次中断服务结束前同级
A.中断允许
B.中断请求
C.中断屏蔽
54、
B.堆栈
C.储存器
D.外存
为了便于实现多级中断，保存现场信息最有效的方法是采用
55、
56、
A.缓冲器
B.通道
C.时钟
D.相联寄存器
中断允许触发器用来
A.表示外设是否提出了中断请求
B.CPU是否响应了中断请求
C.CPU是否在进行中断处理
D.开放或关闭可屏蔽硬中断
57、
采用DMA方式传递数据时，每传送一个数据就要占用一个_
A.指令周期B.机器周期C.存储周期
时间。
D.总线周期
58
周期挪用方式常用于
方式的输入/输出中。
A.DMA
B.中断
C.程序传送
D.通道
为实现CPU与外部设备并行工作，必须引入的基础硬件是
59、
60、
61、
62、
A.数组多路通道
B.选择通道
C.字节多路通道
磁表面存储器不具备的特点是
A.存储密度高
B.可脱机保存
C.速度快
D.容量大
计算机的外部设备是指
A.输入/输出设备
C.远程通信设备
B.外存设备
D.除了CPU和内存以外的其他设备
在微型机系统中外部设备通过
与主板的系统总线相连接。
B
A.累加器
B.设备控制器
C.计数器
D.寄存
1.没有外存储器的计算机监控程序可以存放在（B）。
.RAM和ROMD.CPU
A.RAM
B.ROMC
2.完整的计算机系统应包括（D
A.运算器.存储器.控制器
C.主机和使用程序
B.外部设备和主机
D.配套的硬件设备和软件系统
通道是重要的I/O方式，其中适合连接大量终端及打印机的通道是
3.在机器数（BC）中，零的表示形式是唯一的。
A.原码B.补码C.移码
D.反码
4.在定点二进制运算器中，减法运算一般通过（
A.原码运算的二进制减法器
C.原码运算的十进制加法器
D）来实现。
补码运算的二进制减法器
补码运算的二进制加法器
5.某寄存器中的值有时是地址，因此只有计算机的（
A.译码器B.判断程序C.指令D.
C）才能识别它。
时序信号
6.下列数中最小的数为（C
）。
D.（233）16
B.
阶符与数符相异为规格化数
C.
数符与尾数小数点后第一位数字相异为规格化数
数符与尾数小数点后第一位数字相同为规格化数
8.补码加减法是指（C）
操作数用补码表示,
两数尾数相加减，符号位单独处理，减法用加法代替符号位与尾数一起参与运算，结果的符号与加减相同
算中形成
连同符号位直接相加减，减某数用加某数的补码代替，结果的符号在运
由数符决定两尾数的操作，符号位单独处理
9.运算器虽然由许多部件组成,
A.数据总线
但核心部件是（
B.算术逻辑运算单元
B）。
C.多路开关D.累加寄存器
10.指令系统中采用不同寻址方式的目的主要是（
实现存储程序和程序控制
缩短指令长度，扩大寻址空间，提高编程灵活性
可以直接访问外存
提供扩展操作码的可能并降低指令译码难度
A.（101001）2B.（52）8C.（101001）BCD
7.若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（阶符与数符相同为规格化数
D）。
A堆栈寻址
C.程序的无条件转移
D.程序的条件转移或无条件转移
12.微程序控制器中，机器指令与微指令的关系是（
11.指令的寻址方式有顺序和跳转两种方式，采用跳转寻址方式，可以实现（
程序的条件转移
每一条机器指令由一条微指令来执行每一条机器指令由一段由微指令编程的微程序来解释执行
一段机器指令组成的程序可由一条微指令来执行
一条微指令由若干个机器指令组成
13.用以指定将要执行的指令所在地址的是（B）。
A.指令寄存器B.程序计数器C.数据寄存器D.累加器
14.常用的虚拟存储系统由（B）两级存储器组成，其中辅存是大容量的磁表面存储器。
A.cache-主存B.主存-辅存C.cache-辅存D.通用寄存器-cache
15.
RISC访内指令中，操作数的物理位置一般安排在（
A.栈顶和次栈顶
•两个主存单元
D.两个通用寄存器
16.CPU中跟踪指令后继地址的寄存器是（
C）。
A.地址寄存器B•指令计数器
C.程序计数器D•指令寄存器
17.单级中断系统中，CPU一旦响应中断,其他中断源产生另一次中断进行干扰。
立即关闭（C）标志，以防止本次中断服务结束前同级的
A.中断允许B.中断请求
C.中断屏蔽D.DMA请求
18.
下面操作中应该由特权指令完成的是（
B）o
19.
A.设置定时器的初值
C.开定时器中断
主存贮器和CPU之间增加
从用户模式切换到管理员模式
关中断
cache的目的是（
A）。
C.一个主存单元和一个通用寄存器
B.扩大主存贮器容量
20.
既扩大主存贮器容量，又扩大CPU中通用寄存器的数量
单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用
（C）o
A.堆栈寻址方式B.立即寻址方式
C.隐含寻址方式D.间接寻址方式
21.
为了便于实现多级中断，保存现场信息最有效的办法是采用（
A•通用寄存器B.堆栈C•存储器D•外存
22.
某DRAM芯片，其存储容量为512KX8位,
该芯片的地址线和数据线的数目是（
D）o
D.19，8
8，512B.512，8C.18，8解析：
内存的地址线跟内存的容量有关，类似于有
1万个人有电话，电话号码就至少得5位一样，只不
过区别是电脑内部用二进制而不是十进制。
内存的容量有多少，是用多少个二进制数表示，那么地址线
的条数就是多少个，比如容量是4位的，用两个2进制数表述，那么地址线就是2条，8位的，用三个2进制数表示，地址线就应该是3条，这样推下来，内容容量是能用多少个二进制数表示，相当于
二进制数的2的多少次，那么地址条数就是多少。
512k应该指的是512KB相当于4Mb（按照1比8换
算），需要用22位二进制数表示，相当于2的22次，所以用22条地址线。
数据线指一次传输的数据的宽度，8位的宽度应该用8根数据线。
23.定点运算器用来进行（
A.十进制加法运算
B.定点数运算
C.浮点数运算
D.既进行定点数运算也进行浮点数运算
24.直接.间接.立即
A.直接.立即.
3种寻址方式指令的执行速度，由快至慢的排序是（间接B.直接.间接.立即
C.立即.直接.
间接
D.立即.间接.直接
25.寄存器间接寻址方式中，操作数处在（B）。
A.通用寄存器B.主存单元
C.程序计数器D.堆栈
26.微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。
通常采用的一种方法是断定方式，其基本思想是（C）。
A.用程序计数器PC来产生后继微指令地址
B.用微程序计数器pPC来产生后继微指令地址
C.通过微指令顺序控制地段由设计者指定或者由设计者指定的判断字段控制产生后继微指令地
D.通过指令中指定一个专门字段来控制产生后继微指令地址
27.
）时，表示结果溢出。
B.符号位进位和最高数位进位异或结果为
两补码相加，米用1位符号位，当（D
A.符号位有进位
28.
C.符号位为1
D.符号位进位和最高数位进位异或结果为
某单片机字长32位,
其存储容量为4MB若按字编址，它的寻址范围是（
A1MB.4MBC.4MD.1MB
解析问题:
1.某计算机字长为32位,其存储容量为16MB,若按双字编址，它的寻址范围是多少
2.某机字长为32位,存储容量为64MB若按字节编址.它的寻址范围是多少？
解答:
我的方法是全部换算成1位2进制的基本单元来算。
先计算总容量，如第一题中是16mb中，一
B为8位，也就是8个一位基本单元组成，16M=2^24位=2人24个一位基本单元。
所以总的基本单元是2人24*8。
一个字长是n位，就是说一个字是由n个一位基本单元组成。
按照字来编址就是说由一个字所
包含的一位基本单元的个数作为一个地址单元，它对应一个地址。
同理，双字编址就是两个字所包含的
的基本单元数作为一个地址单元。
由于一个字节（1B）永远是8位，所以按字节编址永远是8个一位基
本单元作为一个地址单元。
寻址范围就是说总共有多少个这样的地址。
第一题中一个字长是32位，对于按字编址来说一个地址单元有32个基本单元，按双字编址则
是一个地址单元有64个，按字节是8个，总容量是2^24*8个。
所以按字编址的地址数是2^24*8/32个,
2A21=2M。
2人26*8/8=2人26=64皿。
按双字是2^24*8/64个，按字节是2^24*8/8个。
因此，第一题答案是
同理，第二题答案是
29.某SRAM芯片，其容量为
数目是（
1MX8位，除电源和接地端外，控制端有
E和R/W#该芯片的管脚引出线
A.20B.28C
.30D.32
20根地址线，因为2的20次方
1+1+1+1+8+20=32（电源+地+E+R/W数据线+地址线）
30.存储单元是指（B）。
A.存放1个二进制信息位的存储元
C.存放1个字节的所有存储元集合
B.存放1个机器字的所有存储元集合
D.存放2个字节的所有存储元集合
31.指令周期是指（
这个题目其实就是要计算地址总线和数据总线的引脚数。
既然是8位宽带，那数据线引脚就要8个，1M个存储单元需要等于1M所以这个芯片的引脚数目至少为
A.CPU从主存取出一条指令的时间
32.
33.
34.
B.CPU执行一条指令的时间
C.CPU从主存取出一条指令加上执行一条指令的时间
D.时钟周期时间
中断向量地址是（C）。
A.子程序入口地址
•中断服务程序入口地址
C.中断服务程序入口地址指示器
从信息流的传输速度来看，（A
A.单总线B.双总线C
同步控制是（C
A.只适用于CPU控制的方式
C.由统一时序信号控制的方式
D.例行程序入口地址
）系统工作效率最低。
•三总线D•多总线
B•只适用于外围设备控制的方式
D•所有指令执行时间都相同的方式
35.采用DMAr式传送数据时，每传送一个数据，就要占用一个（A.指令周期B•机器周期
C）的时间。
C.存储周期D.总线周期
36.计算机硬件能直接执行的是（C
A.符号语言B•汇编语言
C.机器语言
D•机器语言和汇编语言
37.运算器的核心部件是（C）o
A.数据总线B•数据选择器
C•算术逻辑运算部件D•累加寄存器
38.
对于存储器主要作用，下面说法是正确（
39.
40.
A.存放程序B.存放数据
C.存放程序和数据D.存放微程序
至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是（
A.节约元件B.运算速度快
C•物理器件性能决定
D.信息处理方便
CPU中有若干寄存器,
其中存放存储器中数据的寄存器是（
A.地址寄存器
B.程序计数器C•数据寄存器
•指令寄存器
41.CPU中有若干寄存器,
其中存放机器指令的寄存器是（
A.地址寄存器B
•程序计数器C•指令寄存器
D•数据寄存器
42.CPU中有若干寄存器,
存放CPU将要执行的下一条指令地址的寄存器是（
A.地址寄存器B•数据寄存器
C•程序计数器D.指令寄存器
43.CPU中程序状态寄存器中的各个状态标志位是依据（
C）来置位的。
A.CPU已执行的指令
.CPU将要执行的指令
C.算术逻辑部件上次的运算结果
•累加器中的数据
44.为协调计算机各部件的工作，需要（
）来提供统一的时钟。
A.总线缓冲器B•时钟发生器
•总线控制器D•操作命令发生器
45.能发现两位错误并能纠正一位错的编码是（
A.海明码B.CRC码C.偶校验码
.奇校验码
46.下列存储器中，速度最慢的是（
A.半导体存储器B•光盘存储器
磁带存储器D.硬盘存储器
47.下列部件设备中，存取速度最快的是（
A.光盘存储器B.CPU的寄存器
C.软盘存储器D•硬盘存储器
48.某一SRAM芯片，容量为16KX1位，则其地址线条数下面哪项正确（C）。
A.18根B.16K根
C.14根
D.22根
49.计算机的存储器采用分级存储体系的目的是（
A.便于读写数据B•减小机箱的体积
C.便于系统升级
D•解决存储容量•价格与存取速度间的矛盾
50.在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，下面哪项
符合这种特点（B）。
A.直接映射
B.全相联映射
C•组相联映射D•混合映射
51.指令系统中采用不同寻址方式的目的主要是（
A.实现程序控制和快速查找存储器地址
B.缩短指令长度，扩大寻址空间，提高编程灵活性
C.可以直接访问主存和外存
D.降低指令译码难度
52.CPU组成中不包括（D）o
A.指令寄存器
B.地址寄存器
C.指令译码器
D.地址译码器
53.程序计数器PC在下面（C）部件中。
54.
55.
56.
57.
A.运算器B.存储器
CPU内通用寄存器的位数取决于（
A.存储器容量
C•控制器
B.机器字长
D.I/O接口
B
升级会员 