电话计费器副本.docx
《电话计费器副本.docx》由会员分享，可在线阅读，更多相关《电话计费器副本.docx（30页珍藏版）》请在冰点文库上搜索。
电话计费器副本
齐齐哈尔大学
FPGA课程设计
题目基于FPGA的电话计费器的设计
学院通信与电子工程学院
专业班级
学生姓名
指导教师
摘要
本课程设计制作了一个基于FPGA的卡式电话计费器，系统采用VerilogHDL硬件语言并在QuartusII平台上进行仿真。
论文简单介绍了设计方法,并给出了设计框图和详细设计过程,包括三个模块:
控制与计费模块、显示模块和报警模块。
本计费器特点是低成本，可配置性好，可适应各种不同的费率要求，计费器自动识别所拨号码，实现自动计费。
关键词：
电话计费；FPGA；VerilogHDL
目录
摘要I
目录II
第1章绪论1
1.1课题背景1
1.2公用电话的要求1
1.3课题研究内容2
第2章FPGA简介3
2.1FPGA概述3
2.2FPGA的基本结构3
2.3FPGA的特点4
2.4FPGA的优点4
2.5电路设计中FPGA的应用5
第3章总体设计方案5
3.1电话计费系统设计要求5
3.2系统组成框图6
第4章单元设计7
4.1QuartusII简介7
4.2VerilogHDL语言8
4.3电话计费控制设计8
4.4功能电路图10
第5章仿真调试11
5.1市话仿真12
5.2长话仿真14
5.3特殊电话仿真15
总结17
致谢18
参考文献19
附录20
第1章绪论
1.1课题背景
在商品经济的大潮中,人们对电话的需求日益增长,大力发展公用电话,以满足流动人员办理业务、BP机用户回电话的需要.在公用电话业务发展中,由于诸多原因,计费不准现象困扰着公话管理人员,同时由于公用电话业主人员的社会背景复杂,管理也较混乱,多收、错收、乱收费的现象时有发生,严重影响了电信局在用户中的形象。
随着我国电信事业的高速发展，我国的公用电话业务量也迅速增加。
在技术上，近十年里，我国公用电话经历了电话计费器、投币电话、磁卡电话、IC卡电话以及智能公话等多种形态，基本实现了从有人值守到无人值守方式的过渡。
电话计费器是一种用于有人值守的公用电话计费装置，是最早在全国得到普及的公用电话设备，它的主要特点是投入少，发展业务方便。
1995年，原邮电部发布了《集中管理公用电话计费器技术要求》，通过管理系统对电话计费器的资费实行集中管理，解决了在单机上可以修改资费引起的乱收费现象。
这种有人值守方式对我国早期的公用电话发展起了很大的作用，现在我国大约还有1128万部采用电话计费器的公用电话。
长期以来，公用电话由中国网通和中国电信经营，随着我国多家电信运营商局面的形成，更多的运营公司开始对这一业务感兴趣。
这些后起的电信营运企业均充分认识到，尽管随着公用电话数量的增加以及移动通信的迅猛发展，公用电话的话费收入增长有所减缓，公用电话仍然是我国使用效率最高、收益最好的通信业务之一，有着巨大的发展潜力。
1.2公用电话的要求
随着两条电话线送出的信电话普及率的提高和无线通信的迅速发展，从表面上看公用电话市场似乎受到很大的制约。
美国、欧洲已经呈现出这种趋势。
但我国的国情有很大的不同，第一，在美国有二百多万部公用电话（以投币电话为主），差不多占美国人口的1％，而在我国各种形式的公用电话总量也不过300万部～400万部。
我国人口多，无论从公用电话占人口的比例还是与电话普及率相比来讲，发展潜力还很大。
第二，我国与西方国家的经济发展水平有很大的差距，西方发达国家个人收入的分布呈橄榄形，有大量的中产阶级，使用移动电话对他们来说只是生活习惯问题，没有任何经济压力；我国是发展中国家，个人收入是明显的金字塔形结构，中低收入人群占全国人口的多数，这些不经常使用电话通信的人群将是公用电话的巨大的潜在用户。
随着我国国民经济的快速增长、农村人口的逐步城市化、交通和旅游事业的不断发展，这部分数量巨大的人群将源源不断地转化为公用电话市场的现实用户，公用通信业务的发展应该说方兴未艾。
公用电话是中国网通的一个重要的，具有绝对竞争优势的业务品种，应当充分提高已有的各类资源的使用效率，使公用电话业务的营运效益得到进一步提高，成为各项通信业务中的聚宝盆。
首先，应进一步巩固和发展成熟的公用电话业务，抓好IC卡业务的管理，努力开发市场，合理布局。
因为中国网通的IC卡公用电话市场普及率已达到相当程度，已经是一项成熟的业务，是中国网通的巨大资源。
智能公话，利用智能网的电话卡功能实现公用电话业务，目前，可以作为公用电话的一种补充形式，用于一些特定区域的场所，如：
学校，大型的劳动密集型企业等，今后的发展尚有很大的潜力。
智能网提供电话卡业务本已是一项成熟的业务，在任何一部带双音多频拨号的普通电话上都可以使用智能电话卡打电话。
除此之外，智能网还可以提供和开展很多新业务，因此，在智能网上实现通信量巨大的公用通信业务是否会影响智能网其他业务的发展还有待进行深入的研究。
其次，努力实现公用电话费用支付方式的多样化。
公用电话是一种公用的通信工具，多种的支付方式可以使需要用公用电话的人能更方便地使用。
再次，由于通信业的拆分和重组，各省已发行本地卡，使原IC卡可全国通用的优势不复存在。
因此，应该尽快对现有的IC卡公用电话进行改造，发行带安全算法的IC卡，便于南北公司之间的结算，同时要使现有的IC卡电话适合智能网电话卡的自动拨号流程。
通过使用带安全算法的新一代IC卡，使各省之间结算的及时率和准确率提高，使IC卡电话的发展进入良性循环的轨道。
最后，适时发展多媒体、多业务的公用通信业务。
随着科学技术的快速发展，特别是互联网的迅速发展，人类进入了信息时代。
因此，对电话计费器需求越来越多,卡式电话计费器就是其中之一。
在这种情况下,各种型号的电话计费器应运而生,蓬勃发展起来。
1.3课题研究内容
IC卡公用电话近几年在我国得到迅速普及，属于国家强制检定的贸易结算计量器具。
其计费器就是提高电话使用效率的有效手段。
通常的公用电话计费器要求电话线路在电话接通时提供一个反极性信号,用以触发计时电路开始工作。
本文研究用可编程逻辑芯片FPGA实现电话计费器的计时计费。
计费器具有计时计费准确,工作可靠,线路简单,制作容易,成本低廉等特点。
设计要求如下:
（1）“话卡插入”和“电话接通”信号用按键模拟。
（2）电话局反馈输入的话务种类信号分区内电话、长途电话和特种电话3种，也可按键模拟。
（3）话费单价为区内电话每分钟3角；长途电话每分钟6角；特种电话不计费。
（4）话卡币值信息存储在RAM中，当“话卡插入”信号有效后，计费器读出并以3位十进制显示卡值余额，显示范围为00.0～128.0元，当“电话接通”信号有效后，计费器根据话务单价按通话时间扣除卡值余额，并且每分钟刷新一次余额显示。
（5）通话过程中若余额不足一分钟时提出告警提示，告警信号每次一秒、间隔一秒、一分钟后发出切断电话信号（用发光二极管模拟）。
第2章FPGA简介
2.1FPGA概述
FPGA是英文FieldProgrammableGateArray的缩写，即现场可编程门阵列，它是在可编程阵列逻辑PAL（ProgrammableArrayLogic）、门阵列逻辑GAL（GateArrayLogic）、可编程逻辑器件PLD（ProgrammableLogicDevice）等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路ASIC（ApplicationSpecificIntegratedCircuit）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA能完成任何数字器件的功能，上至高性能CPU,下至简单的74系列电路，都可以用FPGA来实现。
FPGA如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由设计一个数字系统。
通过软件仿真，我们可以事先验证设计的正确性。
在PCB完成以后，还可以利用FPGA的在线修改能力，随时修改设计而不必改动硬件电路。
使用FPGA来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。
PLD的这些优点使得PLD技术在90年代以后得到飞速的发展，同时也大大推动了电子设计自动化EDA软件和硬件描述语言VHDL的进步。
2.2FPGA的基本结构
FPGA在结构上包类可编程资源：
可编程逻辑功能采用了逻辑模块CLB（ConfigurableLogicBlock），可编程I/O快（InputOutputBlock）和可编程互连IR（InterconnectResource）。
可编程逻辑功能模块是实现用户功能的基本单元，他们通常排列成一个阵列，散步于整个芯片：
可编程I/O块，完成芯片上逻辑与外部封装脚的接口，常阵列于芯片四周，可编程内部互连包括各种长度的线段和编程连接开关，它们将各个可编程逻辑块或I/O快连接起来，构成特定功能的电路。
不同厂家生产的FPGA在可编程逻辑块的规模、内部互连线的结构和采用的可编程元件上存在较大的差异。
较常用的是Xilinx和Altera公司的FPGA器件。
常见FPGA的结构主要有：
查找表结构、多路开关结构、多级与非门结构。
2.3FPGA的特点
FPGA具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。
兼容了PLD和通用门阵列的优点，可实现较大规模的电路，编程也很灵活。
与门阵列等其它ASIC相比，它又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点，因此被广泛应用于产品的原型设计和产品生产（一般在10,000件以下）之中。
几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合均可应用FPGA。
FPGA的基本特点主要有：
（1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。
（2）FPGA可做其它全定制或半定制ASIC电路的中试样片。
（3）FPGA内部有丰富的触发器和I/O引脚。
（4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。
（5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。
可以说，FPGA芯片是小批量系统提高系统集成度、可*性的最佳选择之一。
目前FPGA的品种很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。
FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。
用户可以根据不同的配置模式，采用不同的编程方式。
加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。
掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。
FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。
当需要修改FPGA功能时，只需换一片EPROM即可。
这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。
因此，FPGA的使用非常灵活。
2.4FPGA的优点
FPGA芯片都是特殊的ASIC芯片，除了具有ASIC的特点之外，还具有以下3个优点：
（1）随着超大规模集成电路（VLSI，VeryLargeScaleIC）工艺的不断提高，单一芯片内部可以容纳上百万个晶体管，FPGA芯片的规模也越来越大，其单片逻辑门数已达到上百万门，它所能实现的功能也越来越强，同时也可以实现系统集成。
（2）FPGA芯片在出厂之前都做过百分之百的测试，不需要设计人员承担投片风险和费用，设计人员只需在自己的实验室里就可以通过相关的软硬件环境来完成芯片的最终功能设计。
所以，FPGA的资金投入小，节省了许多潜在的花费。
（3）用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同的软件实现不同的功能。
所以，用FPGA试制样片，能以最快的速度占领市场。
FPGA软件包中有各种输入工具和仿真工具及版图设计工具和编程器等全线产品，电路设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真，直至最后芯片的制作。
当电路有少量改动时，更能显示出FPGA的优势。
电路设计人员使用FPGA进行电路设计时，不需要具备专门的IC（集成电路）深层次的知识，FPGA软件易学易用，可以使设计人员更能集中精力进行电路设计，快速将产品推向市场。
2.5电路设计中FPGA的应用
连接逻辑，控制逻辑是FPGA早期发挥作用比较大的领域也是FPGA应用的基石。
事实上在电路设计中应用FPGA的难度还是比较大的这要求开发者要具备相应的硬件知识（电路知识）和软件应用能力（开发工具）这方面的人才总是紧缺的，往往都从事新技术，新产品的开发成功的产品将变成市场主流基础产品供产品设计者应用在不远的将来，通用和专用IP的设计将成为一个热门行业！
搞电路设计的前提是必须要具备一定的硬件知识。
在这个层面，干重于学，当然，快速入门是很重要的，越好的位子越不等人电路开发是黄金饭碗。
第3章总体设计方案
3.1电话计费系统设计要求
电话计费器系统是企、事业单位信息管理一个重要组成部分。
现在各种自动计费电话机中,计费系统也是它的一个重要组成部分。
我们下面针对卡式电话机为例,给出设计要求和内容。
设计内容与要求如下:
（1）能够读出并以3位十进制显示卡值余额，显示范围为00.0～128.0元，计费器根据话务单价按通话时间扣除卡值余额，并且每分钟刷新一次余额显示。
（2）能根据打电话的种类和通话时间进行金额的扣除:
话费单价为区内电话每分钟3角；长途电话每分钟6角；特种电话不计费。
（3）能进行余额不足的报警:
市话低于0.3元报警;长途低于0.6元报警,并且告警信号每次一秒、间隔一秒、一分钟后发出切断电话信号（用发光二极管模拟）。
因为在设计中只对电话机的计费系统进行设计,而没有涉及到电话通话的信令过程。
因此通话类型必须由外部输入。
“话卡插入”和“电话接通”信号用按键模拟。
3.2系统组成框图
卡式电话计费器的计费一般过程为:
用户插入电话卡-整个系统开始运行-显示上次卡内的余额。
因为没有接收号器,系统无法知道用户是哪种通话类型。
因此我们这里是由外部输入类型,系统判断通话类型是:
市话、长途、特殊电话。
若是选择通话,计费系统将话费余额与所选取的通话类型计费率进行比较。
如果话费余额小于费率值,则禁止通话且报警提示;如果话费余额大于等于通话二分钟门限,是正常通话状态,如果话费余额大于等于费率值并且小于通话二分钟门限,则进入通话报警状态,表示通话时间不足一分钟；通话报警灯亮,通话指示灯闪烁且声音报警。
根据电话计费器的工作过程,本系统采用分层次化、分模块的方式设计,本系统设计的系统组成框图如图3-1所示。
包括三个模块:
控制与计费模块、显示模块和报警模块。
如上面的框图中虚线框所示。
控制与计费模块完成计费功能并产生控制信号,控制另外两个模块。
显示模块动态显示通话时间与通话余额计费等信息。
报警模块是根据通话中出现的报警信息,及时给出声、光或者声光同时报警。
为了便于BCD码显示,这里时间和费用计数器均为无符号十进制表示。
图3-1组成框图
第4章单元设计
设计采用VerilogHDL硬件语言并在QuartusII平台上进行仿真。
4.1QuartusII简介
Altera的QuartusII是业内领先的FPGA设计软件，具有最全面的开发环境，实现无与伦比的性能表现。
也是Altera公司继MAX+plusII之后，开发的一种针对其公司生产的系列CPLD/FPGA器件的设计、仿真、编辑的工具软件。
该软件具有开放性、与结构无关、多平台、完全集成化、丰富的设计库、模块化设计，支持原理图、VHDL、VerilogHDL以及AHDL（AlteraHardwareDescriptionLanguage）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
该软件方便易用，功能齐全，是非常先进的EDA工具软件。
QuartusII在使用上有以下特点：
（1）最易使用的CPLD设计软件
（2）QuartusII给MAX+plusII用户带来优势（3）器件支持（4）FPGA设计流程（5）系统设计技术（6）时序逼近方法（7）验证方案（8）QuartusII软件简化了HardCopy设计（9）强大的软件开发工具QuartusIISoftwareBuilder（10）提供第三方工具如综合、仿真等的链接。
图4-1流程图
QuartusII设计的流程图如图4-1所示，可以使用QuartusII软件完成设计流程的所有阶段。
它是完整且易用的独特解决方案，其设计流程主要包含设计输入、综合、布局布线、仿真、时序分析、编程和配置。
QuartusII支持多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。
具有运行速度快，界面统一，功能集中，易学易用等特点。
4.2VerilogHDL语言
随着微电子技术和计算机技术的飞速发展，现代电子系统的设计和应用进入了一个全新的时代。
硬件描述语言HDL（HardwareDiscriptionLanguage）是硬件设计人员与电子设计自动化（EDA）工具之间的桥梁。
VerilogHDL作为一种常见的硬件描述语言，有着其固有的特性与鲜明的优势。
VerilogHDL的设计流程如下所示。
（1）文本编辑：
用任何文本编辑器都可以进行，也可以用专用的HDL编辑环境。
通常VerilogHDL文件保存为.v文件。
（2）功能仿真：
将文件调入HDL仿真软件进行功能仿真，检查逻辑功能是否正确（也叫前仿真，对简单的设计可以跳过这一步，只有在布线完成之后，才进行时序仿真）。
（3）逻辑综合：
将源文件调入逻辑综合软件进行综合，即把语言综合成最简的布尔表达式。
逻辑综合软件会生成.edf（EDIF）的EDA工业标准文件。
（最好不用MAX+PLUSII进行综合，因为只支持VHDL/VerilogHDL的子集）
（4）布局布线：
将.edf文件调入PLD厂家提供的软件中进行布线，即把设计好的逻辑安放到CPLD/FPGA内。
（5）时序仿真：
需要利用在布局布线中获得的精确参数，用仿真软件验证电路的时序（也叫后仿真）。
4.3电话计费控制设计
该设计的主要功能是控制电话的计费和报警,是整个设计的核心。
电话计时计费控制输入信号有:
卡是否插入信号card（准备通话）、decide[2:
0]（通话类型选择）、clk（系统工作的秒脉冲时钟信号）。
具体工作过程为:
初始化显示上次卡内的余额,且card为无效电平,当用户按下card键,使之成为有效电平时电路进入工作状态。
首先判断通话类型decide[2:
1]（长途,市话,特殊电话）。
若decide[2:
1]等于3’b0xx,表示进入通话状态。
计费系统将余额与所选取的通话类型计费率（每分钟所收取的费用）进行比较。
如果话费余dispmoney小于费率fee值,则禁止通话且声音报警；如果话费余额dispmoney大于等于门限limit（只能通话二分钟门限）,是正常通话状态；如果话费余额dispmoney大于等于费率fee值并且dispmoney小于limit,则进入通话报警状态,表示通话时间不足二分钟。
通话报警灯亮,通话指示灯闪烁且声音报警。
计费过程:
当下一分钟到来且电路工作在限制通话或正常工作状态,则在秒脉冲的下降沿余额发生改变,并将改变后的值输出至显示模块。
电话计费控制的流程框图如下图4-2所示。
图4-2电话计费控制流程图
源程序为：
//always@（negedgeclk）//该进程完成电话计费功能
always@（posedgeclk）
begin
if（!
set）
begin
money<=12'h1280;
set<=1;
//warn<=0;
end
if（card&&state）
if（t1m）
case（decide）
2'b00:
;
2'b01:
if（money<3）
begin
warn<=1;
write<=0;
reset_ena<=1;
end
2'b10:
if（money<6）
begin
warn<=1;
write<=0;
reset_ena<=1;
end
2'b11:
;
endcase
4.4功能电路图
各设计仿真实现后,分别创建成元件符号。
顶层就是将各分模块用VerilogHDL语言或者是图形的方法连接起来。
图4-3所示是采用图形的方法新建一电路图,在图中添加各模块元件符号,连接实现系统电路。
输入信号包括card、clk、decide[2..1]、state。
card是卡是否插入；clk是时钟信号；state是电话接通信号；decide[2..1]是电话局反馈回来的信号，代表话务种类，“01”市话，“10”长话，“11”特话。
输出信号包括cut、dispmoney、disptime、write,read、warn、w_disp。
cut是当告警时间过长时自动切断通话信号；dispmoney是用来显示卡内余额，其单位为角，这里假定能显示的最大数额为128元（1280角）；disptime是显示本次通话的时长；write,read：
当write信号下降沿到来时写卡，当话卡插入，read信号变高时读卡；warn是余额过少时的告警信号，本次设计中当打市话时，余额少于3角，打长话时，余额少于6角，即会产生告警信号；w_disp是发光二极管信号。
图4-3电路图
第5章仿真调试
初步设计完成后要进行仿真测试,根据设计要求加入测试输入条件,仿真后应得到相应的输出结果。
如果与预先的结果不符,再修改设计,直到相符为止。
下面是系统电路仿真波形的仿真结果图5-1、图5-2、图5-3、图5-4、图5-5、图5-6、图5-7、图5-8、图5-9、图5-10、图5-11。
图5-1为话卡插入，通话未接通，card为高电平，state为低电平时的仿真波形。
图5-2、图5-3、图5-4分别为市话时，正常通话、余额不足和通话一分钟后自动切断的仿真波形。
图5-5、图5-6、分别为话卡不拔出与拔出时，市话结束后拨打长话时的仿真波形。
图5-7、图5-8、图5-9分别为长途时，正常通话、余额不足和通话一分钟后自动切断的仿真波形。
图5-10为当插入话卡，电话未接通时特话的仿真波形，图5-11为当插入话卡，正常通话时特话的仿真波形。
图5-1话卡插入，通话未接通
根据图5-1的仿真波形可知，card为高电平,state为低电平，通话模式为01（市话模式）,电话卡余额dispmoney为128.0元（图中仿真以角为单位），read为高电平，write为低电平。
5.1市话仿真
（1）市话正常通话时，假设话卡余额为128.0元:
图5-2市话正常通话时计费
根据图5-2的仿真波形可知，card为高电平,通话模式为01（市话模式），read为高电平，电话卡余额dispmoney为128.0元（图中仿真以角为单位）,当通话满一分钟,就扣除
升级会员 