广东海洋大学微机原理与接口复习提纲.docx

广东海洋大学微机原理与接口复习提纲.docx

《广东海洋大学微机原理与接口复习提纲.docx》由会员分享，可在线阅读，更多相关《广东海洋大学微机原理与接口复习提纲.docx（14页珍藏版）》请在冰点文库上搜索。

广东海洋大学微机原理与接口复习提纲

gdou微机原理与接口复习提纲

汇编不考小题，8253，5,9那些都不考编程

一、单项选择题

1.CPU与外设间数据传送的控制方式有（D）

A.中断方式B.DMA方式C.程序控制方式D.以上三种都是

2.8086CPU内标志寄存器中的控制标志位占（C）

A.9位B.6位C.3位D.16位

3.CPU与I∕O设备间传送的信号有（D）

A.数据信息B.控制信息C.状态信息D.以上三种都是

4.8255A中既可作数据输入、出端口，又可提供控制信息、状态信息的端口是（D）

A.B口B.A口C.A、B、C三端口均可以D.C口

5.设串行异步通信的数据格式是：

1个起始位，7个数据位，1个校验位，1个停止位，若传输率为1200，则每秒钟传输的最大字符数为（C）

A.10个B.110个C.120个D.240个

1200/（1+7+1+1）=120

6.在数据传输率相同的情况下，同步字符传输的速度要高于异步字符传输，其原因是（）

A.字符间无间隔B.双方通信同步C.发生错误的概率少D.附加的辅助信息总量少

7.采用高速缓存Cache的目的是（B）

A.提高总线速度B.提高主存速度C.使CPU全速运行D.扩大寻址空间

8.在中断方式下，外设数据输入到内存的路径是（D）

A.外设→数据总线→内存B.外设→数据总线→CPU→内存C.外设→CPU→DMAC→内存D.外设→I∕O接口→CPU→内存

9.CPU响应中断请求和响应DMA请求的本质区别是（B）

A.中断响应靠软件实现B.响应中断时CPU仍然仍控制总线，而响应DMA请求时，CPU要让出总线C.速度慢D.控制简单

10.堆栈的工作方式是（D）

A.先进先出B.随机读写C.只能读出，不能写入D.后进先出

11.指令MOVAX，[3070H]中源操作数的寻址方式为（B）

A.寄存器寻址B.直接寻址C.立即寻址D.间接寻址

12.Reset信号到来后，8086CPU的启动地址为（C）

A.00000HB.FFFFFHC.FFFF0HD.0FFFFH

13.用3片8259A级联，最多可管理的中断数是（B）

A.24级B.22级C.23级D.21级

注:

3*8-2=22每片8259有8个IRQ输入端。

3片8259A级联，其中1片为主控8259，它用两个IRQ输入端连接两个从片，故有6+8+8=22。

14．在8086CPU内部，总线接口单元和执行单元两者的工作方式为（B）。

A、串行且同步B、并行但不同步C、并行且同步D、串行但不同步

18．8253的计数器的最大计数初值是（D）

　　A.65536B.FFFFHC.FFF0HD.0000H

19．擦除EPROM中的信息可用的方式是（C）。

A、加12.5V电压   B、加5V电压   C、紫外线照射   D、红外线照射

20．某微机字长16位，其存储器容量为64KB，如果按字节编址，其寻址范围是（D）

　　A.0～16K字B.0～32K字　C.0～16KBD.0～64KB字

注：

64*8*k/8=64k

21．在DMA方式下，将内存数据传送到外设的路径是（）

　　A.CPU→DMAC→外设B.内存→数据总线→外设

　　C.内存→CPU→总线→外设D.内存→DMAC→数据总线→外设

22．要使8253输出1个时钟周期（1CLK）宽度的负脉冲，可选择哪几种工作方式（C）

　　A.方式2，4，0B.方式0，4，5　C.方式2，4，5D.方式1，4，5

23．通常，中断服务程序中的一条CLI指令目的是（B）

　　A.禁止低一级中断产生B.禁止所有可屏蔽中断　C.禁止同级中断产生D.禁止高一级中断产生

24．8086/8088CPU为了保证在有多个中断源的中断系统中，确定一个中断源并转入相应的中断服务程序，采用的方法是（C）。

 A.中断向量   B.向量中断   C.优先排队   D.并行工作

25．若8086CPU主频为5MHz，则其基本总线周期为（A）

　　A.200nsB.500nsC.125nsD.250ns

26．8255A的方式选择控制字为80H，其含义是（D）

　　A.A、B、C口全为输入B.A口为输出，其他为输入

　　C.A、B为方式0D.A、B、C口均为方式0，输出

27.对可编程接口芯片进行读/写操作的必要条件是（C）

　　A.RD=0B.WR=0C.RD=0或WR=0D.CS=0

28.要管理64级可屏蔽中断，需要级联的8259A芯片数为（D）

　　A.4片B.8片　C.10片D.9片

29．CPU响应两个硬中段INTR和NMI时，相同的必要条件是（B）

A：

允许中断B：

当前指令执行结束C：

总线空闲D：

当前访存操作结束

30．已知SRAM2114芯片容量为1K×4位，若要组成16KB的系统存储器，则共需芯片数和组成的芯片组数为（A）。

（1）32和16；

（2）16和32；（3）32和3；（4）16和16

31．已知SRAM2114芯片容量为16K×1位，若需组成64KB的系统存储器，则组成的芯片组数和每个芯片组的芯片数为（D）。

（1）2和8；

（2）1和16；（3）4和16；（4）4和8

32．若8086/8088系统采用单片8259A，其中断类型号为46H时，试问其中断矢量指针是（　　c　）。

Ａ：

１８４Ｈ　　Ｂ：

１７８Ｈ　　Ｃ：

１１８Ｈ　　Ｄ：

２８０Ｈ

33．8088CPU内部的数据总线有（B）条。

（1）8条；

（2）16条；（3）20条；（4）32条

34．若（AL）=0FH，（BL）=04H，则执行CMPAL，BL后，AL和BL的内容为（A）。

（1）OFH和04H；

（2）0B和04H；（3）0F和0BH；（4）04和0FH

35．在并行可编程电路8255中，8位的I/O端口共有（C）。

（1）1个；

（2）2个；（3）3个；（4）4个

36．可编程计数/定时器电路8253的工作方式共有（D）。

（1）3种；

（2）4种；（3）5种；（4）6种

37．在PC/XT中，NMI中断的中断矢量在中断矢量中的位置。

（C）

A：

是由程序指定的　　　　　　B：

是由ＤＯＳ自动分配的

C：

固定在０００８Ｈ开始的４个字节中　D：

固定在中断矢量表的表首

二、填空题

1.用2K×8的SRAM芯片组成32K×16的存储器，共需SRAM芯片____32______片，产生片选信号的地址需要____4______位

2.在8086中，一条指令的物理地址是由_基地址左移四位与偏移地址______________相加得到的。

3.8086CPU只在_和内存或I/O接口之间传输数据，以及填充指令队列_____________________________时，才执行总线周期。

4.从CPU的NMI引脚产生的中断叫做_非屏蔽中断_______，他的响应不受__IF____的影响。

5.中断类型码为15H的中断，其服务程序的入口地址一定存放在_54H、55H、56H、57H___________________四个连续的单元中，若这四个单元的的内容为：

66H、50H、88H、30H，则其服务程序的入口地址为_3088：

5066H___________________。

6.在8086系统中，最小模式下CPU通过_HOLD_________引脚接收DMA控制器的总线请求，而从__HLDA________引脚上向DMA控制器发总线请求允许。

7.设微机的地址总线为16位，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的，则可用的最高地址是___BFFFH_________________。

注：

2^15其实是等于7FFFH+1的，因为从0开始，所以最高为7FFFH（0000H--7FFFH）

8.CPU响应两个硬中段INTR和NMI时，相同的必要条件是（B）。

A、允许中断B、当前指令执行结束C、总线空闲D、当前访存结束

9.设8253的计数器1的输入时钟频率为1MHz，以BCD码计数，要求该通道每隔5ms输出一个正跳变信号，则其方式控制字应为_________71H___________。

10.若要可编程并行芯片8255A三个端口均作为输入口，则其方式选择控制字应为____________9BH________。

11.类型码为_____16H________的中断所对应的中断向量存放在0000H：

0058H开始的4个连续单元中，若这4个单元的内容分别为_80H、70H、60H、50H________________，则相应的中断服务程序入口地址为5060H：

7080H。

12.如果8086CPU对I∕O端口进行读操作，则至少应使_RD非、M/IO非、BHE非__________________________三个控制信号有效。

13.SRAM靠_双稳态触发器____________存储信息，DRAM靠___电容器__________存储信息，为保证DRAM中内容不丢失，需要进行_周期性刷新________________操作。

14.CPU在指令的最后一个时钟周期检测INTR引脚，若测得INTR为_高电平_______且IF为___1______，则CPU在结束当前指令后响应中断请求。

15.时钟周期是CPU的时间基准，它由计算机的__主频______________决定，若8086的时钟周期为250ns，则基本总线周期为__1us______________。

16.系统堆栈是按__后进先出____________的原则工作的，堆栈指示器总是指向_当前栈顶的偏移地址_____________。

17.从CPU的NMI引脚产生的中断叫做_非屏蔽中断_____，他的响应不受_IF_____的影响。

18.8255A工作于方式1输入时，通过_INTR___________信号表示端口已准备好向CPU输入数据。

。

19.设主片8259A的IR2上接有一从片，IR5上引入了一个中断申请。

那么初始化时，主、从片的ICW3分别是_04H02H________________。

20.8086管理着___1MB_______的内存空间和_64K________的I/O端口空间。

21．I/O端口的地址采用_独立________编码方式，访问端口时使用专门的I/O指令，有2种寻址方式，其具体形式是__统一编址、I/O单独编址___________________。

22.在存储器系统中实现片选的方法有_线选________、_部分译码__________、和____全译码_________三种。

23．共阴数码管显示3的显示代码是__4F_______。

24.8086CPU从内部功能上可分为__EU________和____BIU_____两个独立的功能部件。

25.8086CPU通过数据总线对__存储器或I/O端口________进行一次访问所需的时间为一个总线周期，一个总线周期至少包括______4_____时钟周期。

26.在8086CPU系统中，设某中断源的中断类型码为08H,中断矢量为0100H:

1000H,则相应的中断矢量存储地址为__20H___________;从该地址开始,连续的4个存储单元存放的内容依次为.__00H、10H、00H、01H__________

27.8086CPU的内存寻址空间最大为____1M________字节,I/O接口寻址能力为_____64k_____个8位端口.

28.接口的功能：

_转换信息格式____________、__实现电平转换___________、____具备时序控制_________、_提供联系信息____________、____协调定时差异_________、___进行译码选址__________、_____________

29.CPU经I/O口与外设进行信息交换的数据传送方式有以下程序控制方式；DMA；输入\输出处理方式；中断控制方式种。

30.8086/8088系统中每种中断的优先次为内部中断、非屏蔽中断、可屏蔽中断。

31.8086的引脚MN/

接+5V，则当CPU执行OUTDX，AX指令时，其引脚RD*、WR*、M/IO*的状态为100

32.8086CPU通过数据总线对存储器或I/O端口进行一次访问所需的时间为一个总线周期，一个总线周期至少包括4时钟周期.

33．8253A的CLK0接1.5MHz的时钟，欲使OUT0产生频率为300KHz的方波信号，则8253的计数值应为_5______，应选用的工作方式是__方式3_______

34．.在8086的中断中，只有 INTR       需要硬件提供中断类型码。

35．一个可编程的定时器内部通常有计数初值寄存器和计数执行单元。

计数器的初值由OUT指令写人 计数初值寄存器       ，当 计数执行单元       中的数值减为零时，计数器OUT端输出信号。

四.简答分析题

1.8259A中的中断屏蔽寄存器IMR和8086/8088的中断允许标志IF有何区别？

在中断响应过程中，它们怎样配合起来工作？

1.若IMR的某位为0则该位对应的引脚上的中断请求未加屏蔽，让它通过而进入中断优先级裁决器作裁决。

若IMR的某位为1则屏蔽该位对应的引脚上的中断请求，不让它进入中断优先级裁决器。

而8086/8088CPU的中断允许标志IF为1则允许INTR引脚进入的中断，IF为0则屏蔽INTR引脚进入的中断。

与8259A的IMR位为0为1正好相反。

2.在中断响应过程中，IMR用于对外设向8259A发中断申请的允许/屏蔽，而CPU的IF用于对8259A由INT向CPU的INTR引脚发中断申请的允许/屏蔽。

2.设8255A的口A为方式1输出，口B为方式1输入，则读取口C的数据的各位是什么含义？

高5位为A口提供联络信号，低3位为B口提供联络信号

3.4*1位的ＤＲＡＭ芯片通常有多少个地址线引脚和数据线引脚？

4.ROM-BIOS指的是什么？

它的主要功能是什么？

基本输入输出系统。

用来驱动和管理诸如键盘，显示器，打印机，磁盘，时钟，串行通信接口等基本的输入输出设备。

5.DMA控制器有哪几种工作方式？

它可以工作于哪两种状态，何时分别进入这两种状态？

单字节传送，数据块传送，请求传送，级联传送。

工作于从属状态和主控状态，当为获得总线控制权时，CPU处于主控状态，而DMA处于从属状态，当CPU将总线权交给DMA时，DMA获得总线控制权，处于主控状态。

6.PC机是如何应用8253A每个通道的？

~内部有3个功能完全相同的通道，每个通道内部有一个16位计数器，可进行二进制或十进制计数。

与计数器相对应，每个通道内设有一个16位计数值锁存器，必要时可锁存计数值。

当某通道用作计数器时，应将要求计数的次数预置到该通道的计数器中，被计数的时间应以脉冲方式从CLKi端输入，没输入一个计数脉冲，计数器内容减1，待计数值计到0，OUTi端将输出，表示计数次数到。

7.下段程序读出的是8259A的哪个寄存器？

简要说明理由。

MOVAL,0AH

OUT20H,AL

NOP

INAL,20H

读取中断服务寄存器ISR的内容。

因为执行输入指令（A0＝0）之前，执行的输出指令，写入了OCW3（D4D3＝01），其中PRRRIS（D2D1D0）＝011指明随后读出ISR。

10．8237A有哪些内部寄存器？

各有什么功能？

初始化编程要对哪些寄存器进行预置？

基地址寄存器，基字节计数器，当前地址寄存器，当前字节寄存器，工作方式寄存器。

11．分述8237A单字节传送、请求传送、块传送三种工作方式的传送过程。

单：

该方式一次只传送一个字节。

一个字节传送后当前字节计数器减一，当前地址寄存器加1或减1.传送每个字节时，DREQi必须保持有效，传送完成后，DREQI变为无效，致使HRQ无效，释放总线控制权，将总线控制器交换给CPU，若传送使得当前字节计数器减为0或由外设产生EOP信号，则中指DMA传送。

块：

在此方式下，8237A由DREQi启动后，就会连续地传送数据，直至当前字节计数器减到0或外设产生EOP信号，终止DMA传送，释放总线控制权。

请：

这种方式也是连续传送数据，在每次传送一个字节时，需要检测一次DREQi信号是否有效，若有效，则继续传送下一个字节，若无效，则停止数据传送，释放总线控制权。

12．8253有哪几种工作方式？

区分不同工作方式的特点体现在哪几方面？

8253有六种工作方式，分别为方式0~5，区分这六种不同的特点主要体现在三个方面：

（1）输出波形不同

方式0：

写入控制字后，变为低电平其他方式：

写入控制字后，变为高电平

方式2、4、5输出波形都是一个CLK脉宽的负脉冲，方式2、3输出连续的波形；

（2）启动定时/计数芯片方式不同、方式0，2，3，4，写入计数初值，即启动计数（软件启动）方式1，5需外加触发信号（GATE的上升沿）启动计数（硬件启动）

（3）计数过程中GATE门控信号控制功能不同：

方式0，4：

GATE为高电平时计数，为低电平时停止计数；

方式2，3：

GATE为高电平时计数，为低电平时停止计数；GATE的上升沿重新开始计数（具有硬件启动特点）；

方式1，5：

GATE信号上升沿重新开始计数（硬件启动，GATE上升沿有效）。

因为在3方式时，输出占空比为1：

1的方波或近拟方波，可以作为定时单位，故3方式运用最普遍。

13．中断向量表的作用是什么？

如何设置中断向量表？

中断类型号为15H的中断向量存放在哪些存储器单元中？

作用：

中断向量是中断服务程序的入口地址。

将所有中断向量集中放在一起，形成中断向量表。

设置：

中断向量表占用存储器的最低地址区（00000H-003FFH）,每个中断程序地址占用4个字节单元，两个高地址用来存放程序入口地址的cs段地址，两个底地址存放程序入口地址的ip偏移地址。

15H*4=54H  所以一次存在：

54H、55H、56H、57H的单元中

14．设某系统中8259A的两个端口地址分别为24H和25H，试分别写出下列情况应向8259A写入的命令字：

（1）读中断请求寄存器IRR的值。

（2）读中断服务寄存器ISR的值。

（3）读查询方式下的查询状态字。

（4）发一般的中断结束命令EOI。

15．中断处理过程包括哪几个基本阶段？

中断服务程序中为什么要保护现场和恢复现场？

如何实现？

共6个基本阶段：

保护现场、开中断、中断服务、关中断、恢复现场、开中断并返回

保护现场和恢复现场是为了使处理器停止当前的任务而去处理中断服务，结束后后能够正确的返回到先前的执行状态进行工作。

实现：

保护现场：

通过将cs、ip、各种标志寄存器等压入堆栈保存起来，等中断程序处理完后，再通过出栈将堆栈中的数据在返回到寄存器等相应的值，从而达到恢复现场的效果。

16．单片8259A能管理多少级可屏蔽中断？

若用3片级联能管理多少级可屏蔽中断？

因为8259A有8位可屏蔽中断请求输入端，故单片8259A能够管理8级可屏蔽中断。

若用3片级联，即1片用作主控芯片，两片作为从属芯片，每一片从属芯片可管理8级，则3片级联共可管理22级可屏蔽中断

17.什么是总线周期？

什么是时钟周期？

一个典型的总线周期最小包括几个时钟周期？

什么情况下需要插入等待周期T?

总线周期：

通常把CPU通过总线对微处理器外部（存贮器或I/O接口）进行一次访问所需时间称为一个总线周期。

时钟周期：

一个时钟脉冲所需要的时间。

又叫T周期或节拍脉冲

一个总线周期有四个时钟周期。

在被写入或者被读取的外设或存储器不能及时配合cpu传送数据，此时外设或存储器会通过“ready”信号在t3状态启动之前向cpu发送”数据没有准备好”，此时cpu在T3后插入一个或多个Tw时钟周期进入等待状态

五、设计题：

1．某一8086CPU系统，采用一片8259A进行中断管理。

设8259A工作在普通全嵌套方式，发出普通EOI命令结束中断，采用电平触发方式请求中断，IR0对应的中断向量号为90H。

另外，8259A在系统中的I/O地址是FFAAH（A0=0）和FFABH（A0=1）。

请编写8259A的初始化程序段。

2．如图所示电路

（1）分析各端口地址；

（2）A口、B口工作在什么方式；

（3）写出8255A的初始化程序。

3．某一8255A芯片的端口地址为90H～93H，现设置该接口芯片的PA口为基本输入方式、PB口为基本输出方式，PC口为输入方式，要求：

（1）完成该电路的初始化程序；（要求无关项设置“0”）

（2）执行如下程序段后，PB口输出何种波形？

L1：

MOV  AL，01H

   OUT  91H，AL

   CALL D20MS；延时20ms

   MOV  AL，00H

   OUT  91H，AL

   CALL D20MS；延时20ms

   JMP  L1

4.某8086系统中有一片8253芯片，其4个端口为：

310H、312H、314H、316H，计数脉冲（CLK引脚）频率为1MHz，按BCD码计数，试编写使计数器1输出周期为250μs方波，计数器2对外事件计数，计满500个事件后输出中断请求信号的汇编程序。

5．设计一个存储器接口电路，其中部分电路给出如图2所示，要求该存储系统的地址范围为FE000H～FEFFFH，可增加的器件可以是基本门电路（与门、或门、非门、与非门、或非门），完成74LS138同CE的连接，画出虚线框中门电路。

6．用8K×8位的RAM芯片，8K×8位的EPROM芯片和3-8译码器74LS138构成一个16K×16位的RAM和16K×16位的ROM存储器，8086工作在最小模式，各需要多少芯片？

画出该存储器的组成框图及其与CPU的连接图，写出各芯片的地址范围。

7．若8086系统中使用1片8259A，中断请求信号采用边沿触发方式。

中断类型号为08H～0FH，采用完全嵌套、中断非自动结束方式。

8259A在系统中的连接采用非缓冲方式,它的端口地址为0FFFEH、OFFFCH。

请画出系统连接图及编写初始化8259A的程序段。

8．现有2种简单的外设：

①一组8位开关；②一组8位LED指示灯。

要求：

（1）用8255A作为接口芯片，将这些外设构成一个简单的微机应用系统，画出接口连接图。

（2）编制驱动程序，根据8位开关“ON”和“OFF”的状态来决定8个LED指示灯“亮”和“灭”。

9.IBMPC/XT机利用8237A通道0从内存地址51234H开始传送4KB数据到外设，编程实现以上功能。

10．课后练习和作业题