数字电路课程设计频率计.docx

数字电路课程设计频率计.docx

《数字电路课程设计频率计.docx》由会员分享，可在线阅读，更多相关《数字电路课程设计频率计.docx（22页珍藏版）》请在冰点文库上搜索。

数字电路课程设计频率计

第一章引言····································4

1.1课程设计目的··································4

1.2课程设计指标··································4

第二章设计方案分析与论证······················5

2.1基本原理概述··································5

2.2设计方案分析··································5

2.3整体方框图分析································6

第三章单元电路设计····························8

3.1时基电路设计··································8

3.2整形与放大电路设计····························9

3.3逻辑控制电路设计······························9

3.4阀门电路设计·································10

3.5计数锁存电路设计·····························11

3.6译码显示电路设计·····························12

第四章频率计数器实物制作·····················13

4.1元件清单····································13

4.2频率计电路原理图·····························14

4.3频率计电路PCB图·····························16

4.4频率计作品实物图·····························17

第五章测试结果分析与设计体会·················18

5.1课程设计结果分析·····························18

5.2课程设计小结·································19

第六章参考文献·······························20

附录一、主要元器件介绍··························21

1．555定时器···································21

2．锁存器74LS273·······························22

3.计数器74LS90································23

4.七段显示译码器74LS48························24

5.七段数码管显示器·····························26

6.双可重触发单稳态触发器74LS123················27

第一章引言

数字频率计是一种用数字显示的频率测量仪表，它不仅可以测量正弦信号、方波信号、三角波和尖脉信号的频率，而且还能对其他多种物理量的变化频率进行测量，诸如机械振动次数，物体转动速度，明暗变化的闪光次数，单位时间里经过传送带的产品数量等等，这些物理量的变化情况可以由有关传感器先转变成周期变化的电信号，然后用数字频率计测量单位时间内变化次数，再用数码显示出来。

因此它是一种测量范围较广的通用型数字仪器。

该装置运用数字电子技术基础课所学的基本内容，即可完成设计任务。

1.1课程设计目的

（1）了解数字频率计的构成，理解几种常用集成芯片的工作原理和应用方法。

（2）掌握中小规模集成电路设计与制作的方法。

（3）进一步培养学生对数字电路的综合应用能力和设计能力

（4）通过查阅手册和文献资料设计出一个频率计数器器，培养独立分析和解决实际问题的能力。

1.2课程设计指标

（1）可测量的频率范围：

1～10KHz；

（2）可输入的被测信号波形：

正弦波、方波及三角波中任一种波形；

（3）输入电压幅度：

300mv～5V；

（4）显示方式：

4位LED显示；

（5）测量误差≤±0.1%。

第二章设计方案分析与论证

2.1基本原理概述

本实验要求设计一个简易的频率计，实现对标准的方正弦波，方波和三角波信号进行频率测量，并把测量的结果送到4位7段的数码管显示，所要求测量范围是1Hz~9999KHz。

所谓“频率”，就是周期性信号在单位时间（1s）内变化的次数。

若在一定时间间隔T内测得这个周期性信号的重复变化次数N，则其频率可表示为   f＝N/T 整个设计的基本原理就是对1 秒钟之内输入的波形经过放大整形为方波后进行计数，把所得数据保存在计数器里，经过译码器处理之后，然后送往数码管显示。

2.2设计方案分析

我的设计思路是将数字频率计的电路分为几大模块即：

时基电路、闸门电路、逻辑控制电路以及可控制的计数、锁存、译码、显示电路。

（1）时基电路：

作用是产生一个标准时间信号，我用555定时器构成的多谐振荡器来实现。

（2）闸门电路：

它的目的是提供闸门开启的时间，该闸门可由一“与非”门充当。

（3）逻辑控制电路：

选择用双可重触发单稳态触发器74LS123，控制电路的清零和锁存，单稳输出脉冲宽度由外接定时电阻和电容决定，单稳的翻转时刻由A、B、CLR三个输入信号决定。

（4）计数、锁存、译码、显示电路：

锁存器的作用是将计数器在T结束时所计得的数进行锁存，使显示器上能稳地显示此时计数器的值。

T计数时间结束时，逻辑控制电路发出锁存信号，将计数器的值送译码显示器。

鉴于以上所需实现的功能，对每一步的器件选择就有了大致的设想。

非矩形波整形成矩形波，在这里，用施密特触发器。

这部分的器件有计数器74LS90、锁存器74LS273、译码器74LS48、共阴极七段显示器。

2.3整体方框图分析

根据课程设计要求，需要实现一个4位十进制数字频率计，主要由时基电路、放大整形电路电路、逻辑控制电路、计数器、锁存器、译码器及数码显示器等模块组成。

其原理框图如下图所示。

待测周期信号首先经放大电路放大，从而幅值达到后续电路要求范围内，接着经过整形电路，是待测信号转变为标准的方波，该方波频率与待测信号频率相同。

 另一方面，由时基电路得到所需的准确闸门信号，产生的闸门信号脉宽是1S。

整体方框图

整形后的方波信号和闸门信号经过一个与非门，到达计数器计数，计数器再将计数输入译码器从而在数码管上显示出待测信号频率。

 另一端，闸门信号高电平时计数，低电平时通过单稳电路使计数器清零，以方便下一次测量。

下图为工作时序图。

工作时序图

第三章单元电路设计

3.1时基电路设计

为了获得较为稳定的时间基准信号，以便准确的控制主控门的开启时间，本设计采取用555定时器组成的多谐振荡器作为时基电路。

多谐振荡器的电路结构是以种能产生矩形脉冲信号的电路，产生的脉冲信号具有应具有比较陡峭的矩形脉冲信号的上升沿和下降沿。

 根据题设可知，时基信号时脉冲宽度为1s的信号，故振荡器的频率不必太高，这里选用555定时器构成振荡电路可以满足要求。

555定时器组成的多些振荡器，工作频率不会太高，否则稳定性会大大降低。

因为本次设计要求的测频范围为1~9999Hz，频率不是太高，故即使555定时器组成的多谐振荡产生的闸门信号有几到几十微秒的误差，最终的计数误差在被测信号频率最大时也不会超过几十赫兹。

如下图为555定时器构成的多谐振荡器和工作波形图：

555定时器构成多谐振荡器工作波形图

3.2整形与放大电路设计

课程设计要求信号幅值为300mV～5V,对于幅值较小的信号，不能达到后续电路要求，需放大电路进行幅值放大，由于要求可以测量三角波和正弦波，因而需要整形，整形放大电路如下图所示,这里采用三极管基极分压式射极偏置电路进行放大,电路需要放大的倍数并不大，所以该电路符合放大电路的要求，使用三极管放大，由于三极管的线性区线性不是很好，需要采用电容耦合等。

放大整形电路图

3.3逻辑控制电路设计

在时即信号结束时产生的负脉冲跳变用来产生锁存脉冲信号，锁存信号的负跳变又用来产生清零脉冲信号，脉冲信号和清零信号可由单稳态电路产生。

用双可重复触发器74LS123构成单稳态电路，其输出脉冲宽度tWQ可由三种方法控制。

一是通过选择外定时元件CEXT和RT值来确定脉冲宽度，二是通过正触发输入端（A）或负触发输入端（B）的重触发延长tWQ，三是通过清除端（CLR）的清除使tWQ缩小。

下图为逻辑控制电路：

逻辑控制电路图

3.4阀门电路设计

闸门电路的作用是控制计数器的输入信号，可以由与非门构成。

与非门的一个输入端接门控信号，另一端接整形后的被测方波信号。

当标准时间信号来到时，闸门开通，即们控信号为高电平时，被测信号可以通过闸门进入计数器；而当门控信号为低电平时，闸门关闭，被测方波不能通过闸门进入计数器。

可见，门控信号的宽度一定时，闸门的输出值正比于被测信号的频率。

3.5计数锁存电路设计

由阀门出来的阀门信号进入计数电路，这里用74LS90进行计数，计数器74LS90为中规模TTL集成计数器，通过不同的连接方式74LS90可以实现四种不同的逻辑功能如实现二分频、五分频和十分频等功能，这里将QD输出接到A输入端，并把输入计数脉冲加到B输入端，在QA输出端处产生对称的十分频方波，即进行十进制计数。

锁存器的作用是将时基时间信号结束时所计得的数进行锁存，使显示器上能稳定的显示此时计数器的值，时基计数时间结束时，逻辑控制电路发出锁存信号，将此时计数器的数值直接送译码显示器，选用两个8位锁存器74LS273可以完成上述功能。

当锁存信号CP的正跳变来到时，锁存器的输出等于输入，即Q=D，从而将4个十进制计数器即个位、十位、百位、及的输出值送到7段译码驱动器74LS48。

高电平结束后，无论D为何值，输出端的状态仍保持原来的状态不变。

所以在计数期间内，计数器的输出不会送到译码显示器。

8位锁存器74LS273是单片集成上升沿触发的触发器，它用直接清零输入执行D型触发器的逻辑功能，在时钟脉冲的正跃跳沿上传到Q输出端。

74LS273为8位数据/地址锁存器，是一种带清除功能的8D触发器，只有在清除端保持高电平时，才具有锁存功能，锁存控制端为11脚CLK，采用上升沿锁存。

CPU的ALE信号必须经过反相器反相之后才能与74LS273的控制端CLK端相连。

下图为计数锁存电路：

计数锁存电路图

3.6译码显示电路设计

译码器74LS48为低电平有效，它为集电极开路输出结构，工作时必须外接集电极电阻。

 当LT＝1，RBI＝0且输入代码DCBA＝0000时，各段输出a～g均为低电平，与BCD码相应的字形熄灭，故称“灭零”。

利用LT=1与RBI=0可以实现某一位的“消隐”。

此时BI/RBO是输出端，且RBO=0。

4.动态灭零输出RBOBI/RBO作为输出使用时，受控于LT和RBI。

当LT＝1且RBI＝0，输入代码DCBA=0000时，RBO=0；若LT=0或者LT＝1且RBI＝1，则RBO=1。

该端主要用于显示多位数字时，多个译码器之间的连接。

从功能表还可看出，对输入代码0000，译码条件是：

LT和RBI同时等于1，而对其它输入代码则仅要求LT＝1，这时候，译码器各段a～g输出的电平是由输入BCD码决定的，并且满足显示字形的要求。

由于74LS48译码器是输出低电平有效所以选用共阴极七段数码显示管。

下图为译码显示电路：

译码显示电路图

第四章频率计数器实物制作

4.1元件清单

元件

数量

元件

数量

555定时器

1

3.3K电阻

1

74LS123

1

10K电阻

3

74LS00

2

39K电阻

2

74LS90

4

47K电阻

2

74LS273

2

1K电阻

1

74LS48

4

10Ω电阻

1

8421S数码管

4

0.01μF瓷片电容

1

50K电位器

2

10μF电解电容

1

LED二极管

1

47μF电解电容

1

按钮开关

1

100μF电解电容

1

3DG100三极管

1

4.7μF电解电容

2

4.2频率计电路原理图

4.3频率计电路PCB图

4.4频率计作品实物图

第五章测试结果分析与设计体会

5.1课程设计结果分析

数字频率计的工作过程大致如下：

首先为整个电路输入方波信号。

然后由石英晶体震荡器和分级分频系统及门控制电路得到具有固定宽度T的方波脉冲做门控制信号,时间基准T称为闸门时间，这里主要是利用了74LS90器件的分频功能，它将输出的频率依次按十进制缩小，测量时可按照需要任意选取。

选取完量程后时基信号有两个走向，一是走向逻辑控制电路，另一个是走向由JK触发器构成的门控电路。

当时基信号与方波信号通过闸门时，闸门开启，这时输入信号和时基信号共同作用由输出端产生一个脉冲进入计数器进行计数，简单的说这里时基信号的作用就是提供一个标准的时间，而这个与“与非”门就是为了实现标准时间内输入信号通过的脉冲个数，当这个时基信号结束时闸门关闭。

最后在时基信号结束时，既当它的下降沿到来时,它通过逻辑控制电路的时候会产生一个负跳变用来充当锁存信号，而锁存信号的负跳变又会产生清零信号,当一个时基信号结束后,逻辑控制电路发出锁存信号将此时计数器上的结果通过显示器显示出来,而在锁存信号的下降沿到来时逻辑控制电路产生一个清零信号将计数器清零，其中它们的脉冲宽度有本身电路的时间常数所决定。

首先调测时基信号，通过555定时器、RC阻容件构成多谐振荡器的两个暂态时间公式，把555产生的信号接到示波器中，调节电位器使得时基电路产生一个脉宽为一秒的信号，本功能实现，时基电路这部分就测试完毕。

同时测量放大整形电路也可以进行放大和整形，放大整形电路调试成功。

先连好时基电路和放大整形电路，再把显示电路和计数电路连好，调测符合要求。

最后搞定控制电路的连接。

最后完成的一块电路板，它所实现的功能就是可以测被测信号的频率。

在调测的过程中发现测量频率时，最终得到的结果比较接近测量值。

课程设计简易数字频率计完成。

5.2课程设计小结

本学期学习了电子技术基础的数字部分,而临近期末我也要开始这个学期的课程设计。

我的设计题目是简易数字频率计的设计，在确定自己所做的课题后，首先我做的是大量搜索自己需要的资料。

制作数字频率计所需要用到的知识大多与本学期所学知识挂钩，可以更好的理解课本。

根据设计要求，我要设计的数字频率计是一个比较简单的设计，它主要由计数器、锁存器、译码器及各种控制电路、放大整形电路与时基电路等几个部分组成。

为了简便，其中的计数器我选用集成芯片74LS90，锁存器选用集成芯片74LS273。

通过一番数字频率计的了解，即便现在设计的是一个比较简单的计频器，看似简单，但是当自己着手去做时，其实要比想象中复杂。

课程设计除了要熟练掌握数字频率计的理论知识，还需要具备一定得动手能力，通过这次的数字电子课程设计，我掌握了不少知识，在这段时间里我查阅了很多的相关书籍，在网上也浏览了许多相关资料。

最终我发现做这次设计是一件多麽困难的事，经过几天几夜的艰苦奋战，终于将原理图和PCB图设计出来，由于是第一次做双层板，在转印的时候也需要耐心和细心，在做好板之后，焊接更是一道难题，需要两面焊接，而又是芯片居多，连线复杂而多，所以第一次完成检查的时候发现了虚焊，然后一根根线弄好之后进行调试发现还是不能测量频率，然后经过种种检查不能发现问题所在，又重新做了一个，临近期末考试，所以时间有所仓促，不过我还是努力的完成了这次设计。

通过这次设计，我认识到平时的知识对我们来说还远远不够，而且将书本知识转化为实践能力的水平还很薄弱，学海无涯，我们需要学无止境，还需要动手实践，而这次课程设计正好锻炼和提高了我的独立思考能力和动手实践能力。

另外课程设计也使我懂得了人生的许多道理，在遇到难题的时候，我们需要勇往直前，即使遭遇失败也不要气馁，让失败成为成功的垫脚石。

六、参考文献

1.张顺兴.数字电路与系统设计.第1版.南京：

东南大学出版社，2004 

2.邹其洪.电工电子实验与计算机仿真.第1版.北京：

电子工业出版社，2003.9 

3.王玉秀.电工电子基础实验.第1版.南京：

东南大学出版社，2006 

4.孙肖子.模拟电子技术基础.第1版.西安：

西安电子科技大学出版社，2001.1 

5.谢自美.电子线路设计•实验•测试.第2版.武昌：

华中科技大学出版社，2000.7 

6.张豫滇.电子电路课程设计.第1版.南京：

河海大学出版社，2005.8

附录一、主要元器件介绍

1．555定时器

555芯片引脚图如上图，它的各个引脚功能如下：

1脚：

外接电源负端VSS或接地，一般情况下接地。

2脚：

TL低触发端

3脚：

输出端Vo

4脚：

DR是直接清零端。

当DR端接低电平，则时基电路不工作，此时不论TL、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。

5脚：

VC为控制电压端。

若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。

6脚：

TH高触发端 

7脚：

放电端。

该端与放电管集电极相连，用做定时器时电容的放电。

8脚：

外接电源VCC，双极型时基电路VCC的范围是4.5～16V，CMOS型时基电路VCC的范围为3～18V。

一般用5V。

2．锁存器74LS273

74LS273为8位数据/地址锁存器，是一种带清除功能的8D触发器，只有在清除端保持高电平时，才具有锁存功能，锁存控制端为11脚CLK，采用上升沿锁存。

 CPU 的ALE信号必须经过反相器反相之后才能与74LS273的控制端CLK 端相连。

1脚是复位CLR,低电平有效,当1脚是低电平时,输出脚2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）全部输出0,即全部复位; 

当1脚为高电平时,11（CLK）脚是锁存控制端，并且是上升沿触发锁存,当11脚有一个上升沿,立即锁存输入脚3、4、7、8、13、14、17、18的电平状态,并且立即呈现在在输出脚2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）上。

74LS273的引脚图和功能表如下：

3．计数器74LS90

计数器74LS90为中规模TTL集成计数器，通过不同的连接方式，74LS90可以实现四种不同的逻辑功能如实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。

其引脚图和功能表如下所示：

4．七段显示译码器74LS48

7段显示译码器74LS48是输出高电平有效的译码器,其引脚图和功能表如下

74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。

  由7448真值表可获知7448所具有的逻辑功能：

（1）7段译码功能（LT=1，RBI=1）；在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。

除DCBA = 0000外，RBI也可以接低电平，见功能表中1～16行。

（2）消隐功能（BI=0）； 此时BI/RBO端作为输入端，该端输入低电平信号时，功能表倒数第3行，无论LT 和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。

该功能主要用于多显示器的动态显示。

（3）灯测试功能（LT = 0）； 此时BI/RBO端作为输出端， 端输入低电平信号时，功能表最后一行，与 及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。

该功能用于7段显示器测试，判别是否有损坏的字段。

（4）动态灭零功能（LT=1，RBI=1）； 此时BI/RBO端也作为输出端，LT 端输入高电平信号，RBI 端输入低电平信号，若此时DCBA = 0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。

DCBA≠0，则对显示无影响。

该功能主要用于多个7段显示器同时显示时熄灭高位的零。

5.七段数码管显示器

七段数字显示器是将七个发光二极管（小数点也是一个发光二极管，共八个）按一定的方式排列起来，七段a、b、c、d、e、f、g（小数点DP）各对应一个发光二极管，利用不同发光段的组合，显示不同的阿拉伯数字。

七段数码管的内部字段LED和引脚分布和显示的数字如下图所示

根据七个发光二极管的连接形式不同，七段数字显示器分为共阴极和共阳极接法两种

（1）共阳极接法：

它是将七个发光二极管的阳极连在一起作公共端，使用时要接高电平。

发光二极管的阴极经过限流电阻接到输出低电平有效的七段译码器相应的输出端。

（2）共阴极接法：

它是将七个发光二极管的阴极连在一起作公共端，使用时要接低电平。

发光二极管的阳极经过限流电阻接到输出高电平有效的七段译码器相应的输出端。

6.双可重触发单稳态触发器74LS123

双可重触发单稳态触发器74LS123的引脚图和功能表如下：

部分引脚功能如下：

CEXT1、CEXT2          外接电容端  

Q1、Q2                   正脉冲输出端  

/Q1、/Q2                 负脉冲输出端 

 /CLR1、/CLR2          直接清除端（低电平有效）  

A1、A2                   负触发输入端  

B1、B2                   正触发输入端

说明：

74LS123的输出脉冲宽度tWQ可由三种方法控制。

一是通过选择外定时元件CEXT和RT值来确定脉冲宽度，二是通过正触发输入端（A）或负触发输入端（B）的重触发延长tWQ，三是通过清除端（CLR）的清除使tWQ缩小。

1.外接电容接在Cext（正）和Rext/Cext（正）之间 。

2.为了改善脉冲宽度的精度和重复性，可在Rext/Cext和Vcc之间接外接电阻。

3.为了得到可变脉冲宽度，可在Rext/Cext和Vcc之间接可变电阻。