习题组成原理曾经考题带答案2.docx
《习题组成原理曾经考题带答案2.docx》由会员分享，可在线阅读，更多相关《习题组成原理曾经考题带答案2.docx（29页珍藏版）》请在冰点文库上搜索。
习题组成原理曾经考题带答案2
一．选择题
第一章计算机系统基本概念
第二、三章计算机中数据表示、运算方法运算器
第四章存储系统
第五章指令系统
第六章中央处理器
第七章总线系统
第八章外围设备
第九章输入输出系统
1．关于计算机软件、硬件及其之间的关系，说法错误的是（C）
A．计算机硬件系统可划分为主机和外部设备
B．完整的计算机系统应包含完整的硬件系统及其相配套的软件
C．计算机组成研究内容包括计算机软硬件之间的接口
D．对于某些功能，计算机实现可由硬件实现也可由软件来实现
2．关于计算机组成与计算机系统结构，说法错误的是（C）
A．计算机系统结构是从程序员角度看到的计算机系统具有哪些特征
B．某种计算机系统结构可以由不同的计算机组成来实现
C．计算机组成研究内容包括计算机软硬件之间的接口
D．计算机组成是指的实现计算机系统结构规定的功能的单元及其相互连接
第二、三章计算机中数据表示、运算方法运算器
．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是（D）
A．B．C．D．
．对于定点补码运算，叙述正确的是（C）
A．两正数相加，最高数值为无进位，则有溢出
B．两正数相加，最高数值为有进位，则无溢出
C．两负数相加，最高数值为有进位，则无溢出
D．两负数相加，最高数值为无进位，则无溢出
．若某数x的真值为，在计算机中该数表示为，则该数所用的编码方法是（C）码
A．原B．补C．反D．移
．下列数中最大的数为（A）。
A．（11000）BCDB．（23）10C．（25）8D．（19）16
．已知
，且
，则
可通过以下哪种方法求得（D）
A．
B．
各位取反，末位加1
C．
D．
除
各位取反，末位加1
．
，若要使
，则要满足（A）
A．
，
至少有一个为1B．
，
任意
C．
，
至少有一个为1D．
，
任意
．某浮点数采用总长32位表示，其中符号位为1位，阶码占8位用移码表示，尾数占23位用补码表示，基数为2，则其规格化表示能表示的最大负数为（A）
A．
B．
C．
D．
．IEEE754标准规定32位浮点数格式中，符号位1位，阶码为8位且取偏置值为127，尾数为23位，则能表示的最大规格化负数为：
（B）
A．
B．
C．
D．
．对于浮点数的加减法运算，对阶的原则是（B）
A．大阶向小阶看齐B．小阶向大阶看齐
C．取两者阶码中间值D．按阶码部分可表示的最大值作为标准
．在定点数运算中产生溢出的原因是（C）
A．运算过程中最高位产生了进位或借位B．参加运算的操作数超出了机器的表示范围
C．运算结果的操作数超出了机器的表示范围D．寄存器的位数太少，不得不舍弃最低有效位
．若采用双符号位补码运算，运算结果的符号位为01，则（B）
A．产生了负溢出（下溢）B．产生了正溢出（上溢）
C．结果正确，为正数D．结果正确，为负数
．向右规格化的规则为：
尾数（），阶码（）。
A
A．右移1位，加1B．左移1位，加1C．右移1位，减1 D．左移1位，减1
第四章存储系统
．关于存取时间和存取周期，下列说法正确的是（B）
A．存取时间是存储器进行写操作所允许的最短时间间隔
B．存取周期通常大于存取时间
C．存取周期是进行读出或写入一个存储单元数据所需的时间
D．存储周期是连续两次启动存储器进行读写所需的最短时间间隔，是存取时间的一部分
．关于Cache映像方式，下列说法正确的是（B）
A．组相联映像是把主存储器的每块映射到一个固定可用的Cache块中
B．直接映像是把主存储器的每块映射到一个固定可用的Cache块中
C．全相联映像是把主存储器的每块映射到一个固定可用的Cache块中
D．直接映像是把主存储器的每块映射到任何一个可用的Cache块中
．下列说法不正确的是（B）
A．随机存取存储器中的任何单元都可以被随机访问
B．顺序存储器中的任何单元都可以被随机访问
C．永久性存储器掉电后存储内容不丢失
D．DRAM通常用来构成主存，SRAM通常用来构成Cache
．某一RAM芯片，其容量为512×8位，包括电源和接地端，该芯片引出线的最小数目应是（）
A．23B．25C．50D．19
．某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数数目为（D）。
A．8，512B．512，8C．18，8D．19，8
．CPU执行一段程序时，cache完成存取的次数为1700次，主存完成存取的次数是300次，则cache的命中率是（C）
A．B．C．D．
．常用的虚拟存储器寻址系统由（A）两级存储器组成。
（没涉及到）
A．主存—辅存B．Cache—主存C．Cache—辅存D．主存—硬盘
第五章指令系统
．对于寻址方式，下列说法不正确的是（D）
A．寄存器间接寻址方式的操作数位于主存中
B．变址寻址方式采用变址寄存器的内容与偏移量相加来形成操作数有效地址
C．基址寻址方式中，基址寄存器内容不可变，位移量可变
D．采用直接寻址方式获取操作数不需要访问主存
．堆栈寻址方式中，设A为通用寄存器，SP为堆栈指示器，MSP为SP指示器的栈顶单元，如果入栈操作的动作是：
（A）→MSP，（SP）-1→SP，那么出栈的动作应是（B）
A．（MSP）→A，（SP）+1→SPB．（SP）+1→SP，（MSP）→A
C．（SP）-1→SP，（MSP）→AD．（MSP）→A，（SP）-1→SP
．关于指令执行的流水线，下列说法不正确的是（C）
A．输入流水线最好为连续任务，这样才能充分发挥流水线的效率
B．流水线各段工作时间应尽量相当，否则容易引起“堵塞”、“断流”等
C．采用流水线增大了指令的吞吐率，同时也减少了每一条指令本身的执行时间
D．采用流水线方式的目的是加快程序的执行
．指令周期是指（C）
A．CPU从主存中取出一条指令的时间
B．CPU执行一条指令的时间
C．CPU从主存中取出一条指令加上执行这条指令的时间
D．CPU时钟主频周期
．直接寻址、间接寻址、立即寻址三种寻址方式中，获取操作数的速度由快到慢依次为（C）
A．直接、立即、间接B．直接、间接、立即
C．立即、直接、间接D．立即、间接、直接
．单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（C）
A．堆栈寻址方式B．立即数寻址方式C．隐含寻址方式D．间接寻址方式
．CPU中跟踪指令后继地址的寄存器是（C）
A．地址寄存器B．堆栈寄存器C．程序计数器D．指令寄存器
．关于指令执行的流水线，下列说法不正确的是（A）
A．采用流水线增大了指令的吞吐率，同时也减少了每一条指令本身的执行时间
B．流水线各段工作时间应尽量相当，否则容易引起“堵塞”、“断流”等
C．输入流水线最好为连续任务，这样才能充分发挥流水线的效率
D．采用流水线方式的目的是加快程序的执行
．由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用（BA）来规定。
A．主存中读取一个指令字的最短时间
B．主存中读取一个数据字的最长时间
C．主存中写入一个数据字的平均时间
D．主存中读取一个数据字的平均时间
．指令系统采用不同寻址方式的目的是（C）
A．实现存储程序和程序控制；
B．缩短指令长度，扩大寻址空间，提高编程灵活性；。
C．可直接访问外存；
D．提供扩展操作码的可能并降低指令译码的难度；
．单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（C）
A．堆栈寻址方式B．立即数寻址方式C．隐含寻址方式D．间接寻址方式
．CPU中跟踪指令后继地址的寄存器是（C）
A．地址寄存器B．堆栈寄存器C．程序计数器D．指令寄存器
．下列说法中（C）是正确的
A．指令周期等于机器周期B．指令周期小于机器周期
C．指令周期大于机器周期D．指令周期是机器周期的两倍
第六章中央处理器
．由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用（A）来规定。
A．主存中读取一个指令字的最短时间
B．主存中读取一个数据字的最长时间
C．主存中写入一个数据字的平均时间
D．主存中读取一个数据字的平均时间
．假设微操作控制信号用
表示，指令操作译码器输出用
表示，节拍电位信号用
表示，节拍脉冲信号用
表示，状态反馈信息用
表示，则组合逻辑控制器的基本原理可描述为（D）
A．
B．
C．
D．
．下列部件不属于控制器的是（A）
A．数据缓冲寄存器B．指令译码器C．指令寄存器D．程序计数器
．关于微程序控制器，下列说法错误的是（C）
A．微周期是指微指令从控制存储器中取出到相应微操作完成所需的时间
B．微指令的格式包括操作控制字段和顺序字段
C．垂直型微指令的字长通常比水平型微指令字长要长，且并行操作能力比后者强
D．微地址转移逻辑用于给出下一条微指令在控制存储器中的地址
．对于微程序控制器，机器指令、微指令的关系正确的是（D）
A．一段微程序由一条机器指令来解释执行
B．一条微指令由若干条机器指令组成
C．在CPU运行时，微指令和机器指令都需要调入指令寄存器
D．每条机器指令由一段微指令组成的微程序来解释执行
．某型计算机系统的微处理器的主频为100MHZ，四个时钟周期组成一个机器周期，平均三个机器周期完成一条指令，则它的机器周期为（A）ns。
A．40B．50C．80D．100
．下列部件不属于控制器的是（A）
A．数据缓冲寄存器B．指令译码器C．指令寄存器D．程序计数器
．微程序控制器中，微程序的入口地址是由（C）形成的
A．机器指令的地址码字段B．微指令的微地址码字段
C．机器指令的操作码字段D．微指令的微操作码字段
．程序计数器PC用来存放指令地址，每当执行完一条指令后，通常由程序计数器提供后继指令地址，其位数和（DA）位数相同。
A．指令寄存器IRB．指令译码器IDC．程序状态寄存器PS D．主存地址寄存器MAR
．程序计数器属于（A）。
A．控制器B．运算器C．存储器D．输入输出接口
第七章总线系统
．关于总线控制，下列说法正确的是（B）
A．总线主设备申请总线使用权并发出命令控制总线运行，在数据传输过程中负责发送数据
B．采用计数定时查询方式查询链上的电路故障不会影响后续部件的总线请求
C．串行链式控制方式实现起来总线控制逻辑分散于不同的器件上
D．对于独立请求方式实现总线控制器需要设置排队线路和设置总线请求、总线允许、总线忙信号线
．关于总线控制，下列说法不正确的是（C）
A．总线主设备申请总线使用权并发出命令控制总线运行，在数据传输过程中可能负责发送数据，也可能接收数据
B．采用计数定时查询方式查询链上的电路故障不会影响后续部件的总线请求
C．串行链式控制方式在实现时，总线控制逻辑分散于不同的器件上
D．对于采用独立请求方式实现总线控制，需要设置硬件排队线路和设置总线请求、总线允许信号线
．在（A）的微型计算机系统中，外设可以和主存贮器单元统一编址，因此可以不使用I/O指令。
A．单总线B．双总线C．三总线D．多总线
．系统总线中控制线的功能是（A）
A．提供主存、I/O接口设备的控制信号响应信号
B．提供数据信息
C．提供时序信号
D．提供主存、I/O接口设备的响应信号
第八章外围设备
．CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器（帧存储器）的容量为（B）
A．512KBB．1MBC．256KBD．2MB
．CRT的像素的颜色数为256，则刷新存储器（帧存储器）的每个单元的字长为（C）
A．256位B．16位C．8位D．7位
．计算机的外围设备是指（D）
A．输入/输出设备B．外存储器C．远程通信设备D．除了CPU和内存以外的其它设备
．CRT的像素的颜色数为128，则刷新存储器（帧存储器）的每个单元的字长为（D）
A．256位B．16位C．8位D．7位
磁头对磁盘进行读写信息时，最基本的信息单位是（C）
A．记录面B．磁道C．扇区D．字节
第九章输入输出系统
．采用DMA方式进行输入输出，DMA硬件接口不包含以下哪个部件（A）
A．程序状态寄存器B．数据缓冲寄存器C．设备地址寄存器D．字计数器
．DMA方式用来实现以下功能（D）
A．CPU和内存之间的数据传送B．外围设备和外围设备之间的数据传送
C．CPU和外围设备之间的数据传送D．内存和外围设备之间的数据传送
．如果有多个中断同时发生，系统将根据中断优先级响应并处理优先级最高的中断请求，若要调整中断事件的处理次序，可以利用（D）（没涉及到）
A．中断嵌套B．中断向量C．中断响应D．中断屏蔽
．中断向量可提供（C）。
（没涉及到）
A．被选中设备的地址B．传送数据的起始地址
C．中断服务程序入口地址D．主程序的断点地址
．通道方式通过通道处理机执行通道程序来控制输入输出过程，通道程序由以下哪个组成（A）（没涉及到）
A．通道指令B．通道指令和I/O指令
C．I/O指令D．通道状态字
．在采用DMA方式高速传输数据时，数据传送是（C）
A．在总线控制器发出的控制信号控制下完成的B．由CPU执行的程序完成的
C．在DMA控制器本身发出的控制信号控制下完成的D．由CPU响应硬中断处理完成的
二．填空题
第二、三章计算机中数据表示、运算方法运算器
．数的真值变成机器码可采用表示法，表示法，表示法和移码表示法。
原码反码补码
．浮点数的尾数通常用码或码表示，阶码用码或补码表示。
原补移
第四章存储系统
．对存储器的要求是，，。
为了解决这三方面的矛盾计算机采用多级存储体系结构。
价位容量速度
．Cache是一种高速缓冲存储器，是为了解决CPU和主存之间不匹配而采用的一项重要硬件技术。
速度
．Cache中的内容是部分内容的拷贝。
主存
．是指存储在能永久保存信息的器件中的程序，是具有软件功能的硬件。
固件
由于DRAM的位电路保存信息需要对电容充电，故为了保持DRAM中的信息需要对其进行，而SRAM则不需要。
刷新
3．DRAM由于具有功耗较，速度较的特点，故常用于存储器；SRAM则功耗较，速度较，因此常用于存储器。
低快主存高快高速缓存
第五章指令系统
．某指令的操作码字段有6位，则其能表示的操作有种。
64
．指令应提供足够的信息给CPU，通知其完成何种操作、如何完成操作，应包含要素为操作码、源操作数、、。
目的操作数下一条指令的地址
．对于寄存器间接寻址方式，操作数的地址存放在，操作数本身存放在。
主存主存
．对于变址寻址方式，操作数的地址通常由变址寄存器的值和相加计算得到，操作数本身存放在中。
偏移量主存
．辅存、主存和构成了系统的三级存储系统。
在CPU执行程序时，必须将指令存放在。
外存主存
．相对寻址中操作数地址通常是把的内容和指令地址码部分给出的地址相加求得的。
PC
第六章中央处理器
．微指令的格式中包含字段和字段。
操作控制顺序控制
．中央处理器由和控制器两部分组成。
运算器
．微程序入口地址是根据机器指令的产生的。
控制器操作码
第七章总线系统
．在总线标准中，每根传输线的信号传递方向，电平标准和负载能力由特性规定；连线类型、数量、接插件的几何尺寸和形状，引脚线的排列由特性规定。
电气物理
．为便于不同厂家生产的模块能够灵活构成系统，形成总线标准，总线标准中规定了总线的、、、时间特性。
物理电气功能
．在计算机系统中，多个系统部件之间信息传送的公共通路称为。
就其所传送信息的性质而言，在公共通路上传送的信息包括数据、地址、信息。
总线控制
第八章外围设备
第九章输入输出系统
．在计算机系统中，I/O接口用来连接主机和外部设备，实现数据交换和外设控制，其硬件基本结构包括数据寄存器、寄存器、寄存器、逻辑电路和译码控制电路。
控制状态
．在计算机系统中一般存在多种类型的通道，按照通道的组织结构，具体可分为通道，字节多路通道，多路通道。
选择数组
．在计算机输入输出系统中，I/O操作实质上是对I/O端口的操作，即访问端口就是访问接口中的寄存器，对于I/O端口的编址方式通常有编址和编址。
统一独立
．CPU在处理中断过程中若有新的中断请求出现，若暂停现行的中断服务程序，转去处理新的请求，称为；如果有多个中断同时发生，系统将根据中断优先级响应并处理优先级最高的中断请求，若要调整中断事件的处理次序，可以利用。
中断响应中断屏蔽
．I/O接口按照控制方式分类，有接口、接口和DMA接口。
程序查询中断
．在计算机输入输出系统中，I/O操作实质上是对I/O端口的操作，对于I/O端口的编址方式通常有统一编址和编址。
独立
．向CPU提出中断请求的外设或事件称为。
中断源
第十章计算机体系结构
．流水CPU是以并行性为原理构造的处理器，是一种非常经济而实用的并行技术。
（没有涉及）
三．判断题
第一章计算机系统基本概念
第二、三章计算机中数据表示、运算方法运算器
（T）只要运算器具有加法和移位功能，再增加一些控制逻辑，计算机就能实现各种算术运算；
（T）运算器无论简单还是复杂，都有状态寄存器部件，状态寄存器是为计算机提供判断条件以实现程序转移必不可少的部件；
（F）在没有设置乘除法指令的计算机系统中，就不能实现乘除法运算；
第四章存储系统
（F）Cache是主存的一部分，可以由访存指令直接访问其中的存储单元；
（F）由于SRAM的位电路依靠电容充放电来记录状态信息，故需要对其刷新；
（F）计算机系统采用双端口存储器的主要目的是解决扩充存储容量的问题；没有涉及
第五章指令系统
（F）在执行指令时，指令位于主存中的地址存放在指令寄存器中；
（F）采用流水线增大了指令的吞吐率，同时也减少了每一条指令本身的执行时间；
第六章中央处理器
．（T）控制器的核心部件是微操作信号发生器；
．（F）在微程序控制器中，储存微程序的是微指令寄存器；
第七章总线系统
（T）采用计数器定时查询方式，查询链上的电路故障不会影响后续部件的总线请求；
（F）系统总线是指CPU内部各单元之间传输信息的总线；
第八章外围设备
（T）通常，磁盘存储器一个记录面上的每条磁道的存储容量是相同的；
第九章输入输出系统
（F）通道方式通过通道处理机执行通道程序来控制输入输出过程，通道程序由通道指令、I/O指令和通道状态字组成；
．（T）有通道的计算机中，通道分担了计算机系统大部分或全部的输入输出功能；
（F）通道是实现外设之间交换数据的控制器；
（F）在中断判优方法中，软件查询法使用编程的方法读取中断寄存器的内容，中断源的优先级与查询顺序无关；（没有涉及）
四．简答题
．已知X=，Y=，机器字长为8位，用双符号位（变形补码）计算X+Y的补码，并判断运算结果的溢出情况。
（方法见第3章-1ppt）
．用补码运算方法分别求X+Y，
（1）X=，Y=，
（2）X=，Y=,并采用双符号位判断运算结果的溢出情况。
（方法见第3章-1ppt）
．用补码运算方法求X-Y，
（1）X=，Y=，
（2）X=，Y=,并采用双符号位判断运算结果的溢出情况。
（方法见第3章-1ppt）
．某CPU共有16根地址线，8根数据线，使用
作为访存控制信号（低电平有效），用
作为读写控制信号（高电平读，低电平写），现有以下存储芯片：
位RAM、
位RAM、
位ROM，译码芯片为74LS181（如图）和各种门电路数量不限。
要求画出CPU与存储器连接图及各种存储芯片使用数量，使得以0000H地址开始的2K地址空间为系统程序ROM区，之后相邻的2K地址空间为用户程序RAM区。
为控制端，
为变量输入端，
为输出端
（答案见第4章-2ppt例题）
．某计算机的存储系统中，主存储器共划分为128块，块大小为16个字节，高速缓存有16个块：
（1）（2分）表示出直接相联映像主存、Cache的地址格式及各字段长度；
（2）（2分）表示出全相联映像主存、Cache的地址格式及各字段长度；
（3）（3分）表示出2路组联映像主存、Cache的地址格式及各字段长度。
（参考第4章-3ppt典型例题）
．如图所示为存储器的地址空间分布图，已给定2：
4译码器和二输入与非门、非门，请设计地址译码电路。
（只画出高位地址线产生片选信号的译码电路图。
）
地址存储映像
0000H
8000H
C000H
E000H
FFFFH
4000H
ROM1
ROM2
空
RAM1
RAM2
（参考第4章-2ppt例题）
．设某机主存容量为4MB，Cache容量为16KB，每块包含８个字，每字32位，设计一个四路组相联映像（即Cache每组内共有四个块）的Cache组织，要求：
（１）画出主存地址字段中各段的位数。
（２）设Cache的初态为空，CPU依次从主存第０、１、２、…、９９号单元读出１００个字（主存一次读出一个字），并重复按此次序读８次，问命中率是多少
（３）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度提高多少倍
（1）主存4MB，按字节编址，共22位，地址格式如下：
区号8位组号7位组内地址2位块内地址5位
（2）主存的第0，1，2……99号字分别在字块0，1……12组中，cache
初始状态为空，所以第一次均不命中，以后每个均命中，
命中率=Nc/（Nc+Nm）=（100-13+7×100）/（8×100）=%
（cache中每块包含8个字，而cpu读入时是一个字一个字地读入，而把主存中的数据调入cache中是以块为单位调入的。
100除以8等于12点多，也就是100个字需要占用13个块cache中的块数大于十三，因此，不命中只存在于第一遍读入中，减去的13就是调入13个块。
只有那13次是不命中的）
（3）设Cache的存取周期为T，主存为6T
有Cache的访存时间：
T+%）*6T=
无Cache的访问时间：
6T
故提高倍数：
6T/=
．某计算机的存储系统由cache和主存构成，cache的存取周期为45ns，主存的存取周期为200ns。
已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存。
问：
（1）cache的命中率是多少
（2）CPU访问内存的平均时间是多少纳秒
（3）cache-主存系统的效率是多少
（参考第4
升级会员 