东华大学电子课程设计按键阵列扫描与点阵显示器控制电路以及LC汇总.docx
《东华大学电子课程设计按键阵列扫描与点阵显示器控制电路以及LC汇总.docx》由会员分享，可在线阅读，更多相关《东华大学电子课程设计按键阵列扫描与点阵显示器控制电路以及LC汇总.docx（18页珍藏版）》请在冰点文库上搜索。
东华大学电子课程设计按键阵列扫描与点阵显示器控制电路以及LC汇总
东华大学的学子你好，我是你们的学长。
其实大学里学的东西社会上用的不多。
如果你是自动化，请学好c语言和模电，然后课余的时候学些嵌入式芯片arm系列的。
也可以往软件方面发展，如c#，java
等。
东华大学电子课程设计
课题：
按键阵列扫描与点阵显示器控制电路以及
LCD显示以及按键音控制电路设计
（基于FPGA的数字电路系统设计）
作者：
何足道
学院：
信息科学与技术学院
学号：
unknown
班级：
自动化****
日期：
201*年*月*日
目录
1、设计要求„„„„„„„„„„„„„„„„„„„„„„„„
2、总体设计概述„„„„„„„„„„„„„„„„„„„„„„
2.1设计原理及可行性……………………………………………………………
2.2总体工作过程…………………………………………………………………
2.3电路框图设计…………………………………………………………………
3、电路总图„„„„„„„„„„„„„„„„„„„„„„„„
4、单元电路设计与分析„„„„„„„„„„„„„„„„„„
5、电路的组构与调试„„„„„„„„„„„„„„„„„„„
3、意见及进一步改进„„„„„„„„„„„„„„„„„„„
4、总结与收获„„„„„„„„„„„„„„„„„„„„„„
5、参考文献„„„„„„„„„„„„„„„„„„„„„„„„
6、附录„„„„„„„„„„„„„„„„„„„„„„„„2
一、设计要求
采用FPGA设计按键阵列扫描和发光二极管点阵控制显示电路。
当按下按键后，发光二极管显示当前按键值并且保持到下一个输入。
按键的时候发出“导，略，米。
。
。
”等声音区别。
在LCD区域显示学号以及电压。
二、系统概述
设计思想：
用扫描电路对按键进行扫描，检测到低电平的时候，对此时的状态进行锁存，对状态机的编码进行解码，从而生成信号发送到lce点阵产生数字与符号。
同时，用锁存的内容发送到另一个rom进行选择，来控制蜂鸣器产生声音，用使能端控制蜂鸣器只在按下的时候响起。
可行性论证：
用74194可以做寄存器,该设计方案在理论上是可行的。
按键扫描部分由状态机A提供各个扫描信号，用ROM实现代码转换功能，发光二极管点阵显示电路由3位二进制数控制行扫描信号，同时控制列显示码同步循环输出，即可显示预设的字符。
各功能的组成：
根据按键阵列的判断原理，可采用一个计数器产生按键编码信号。
计数器的脉冲周期等于按键的扫描时间，计数器的模M大于等于被扫描的按键数N。
本设计要求判断12个按键的阵列，所以可采用4位二进制计数器产生按键扫描码。
计数器输出控制译码器产生列扫描信号Y0~Y3，并控制数据选择器选择行线电平Xi。
当被扫描的按键闭合时，选择器的输出信号控制寄存器保存计数器当前的键码状态，同时封锁计数器停止键扫描，以避免其他按键闭合时产生的影响。
发光二极管点阵电路采用3位二进制计数器译码后扫描控制其行（列）信号ROWi（Cj），同时控制列（行）显示码同步循环输出。
所以，必须设计一个译码逻辑元件，根据寄存器保存的按键编码输出键符显示列（行）控制码。
键符显示译码器可采用AHDL真值表方式、组合逻辑器件或只读存储器ROM来实现。
总体工作过程：
1.按键编码
计数器A输出4位二进制码Q3~Q0，每组码通过译码器A产生一列低电平有效的列信号，同时通过数据选择器选中一个行线信号判断连接该列、该行的按键状态。
当数据选择器输出低电平时，表示被扫描键闭合。
所以，计数器输出的二进制码与阵列中的按键一一对应。
显然，按键的编码位序与计数器的输出控制有关。
若计数器的高两位输出Q3、Q2控制选择信号B1和B0，低两位输出Q1、Q0控制译码信号A1和A0，则计数器输出为“0001”时，Y0为低电平，选择输出X1的状态，扫描按键S2。
因此，“0001”为S2的键码。
2.键符显示码存储
由于ROM的数据输出控制点阵的列信号C1~C8，因此ROM中每个存储单元的数据就是一行列控制码，每位数据控制一列。
一个显示符的8行控制需要8个单元的列码4
数据，12个不同的键符显示需要96个存储单元，这样显示译码存储器至少需要7位地址。
如果ROM的高4位地址A6~A3由键码Q3~Q0控制，低3位地址A2~A0由行扫描计数器B控制，每个显示符的8行列控制码被存放在以键码划分块的连续8个存储单元中。
建立存储数据文件时要注意数据位序与点阵序列的关系以及存储单元低3位地址与点阵行序的关系。
比如，若存储器的数据输出D7~D0依序控制C1~C8，则数据码从高至低位分别对应点阵显示器的从左至右列。
如果状态机B的输出与译码器B的输入及存储器低3位地址的位序对应相同，当译码器B的输出Y0~Y7依序控制ROW1~ROW8时，每个字符码的8个存储单元从低地址到高地址分别对应点阵显示器从上至下各行。
3、按键声音
①要制作按键声音，首先要解决的问题就是找一个能够产生固定频率的源，在这里很容易实现，我们使用一个10M的晶振，当其接上适当的电路之后，其将发出恒定的振荡波形。
②有了10M的信号源之后，怎样才能使其变成驱动蜂鸣器发出我们需要的声音的信号，这里我们使用分频器来实现③为了发出不同音名的音，用计数器来实现分频器要常常改变分频系数，这里我们选用一个模可变的计数器来完成这个功能。
④为了实现音乐播放的连续性，我们把乐谱存储到ROM中，播放电路的通取ROM中的内容经过特殊的解码操作便可以得到我们需要的计数器分频系数。
分频后便是我们需要的驱动蜂鸣器的信号
电路框图：
三：
电路总图
电路总图（LCD显示学号）：
电路总图（按键音与点阵显示）：
四：
单元电路设计与分析
半加器：
全加器：
全加器模拟：
三位加法器：
三位加法器模拟：
分频器
分频器提供固定的频率输出，用以控制整个电子系统的时钟。
分频器由7片二五—十进制计数器7490组合完成，每级为十分频，共输出10MHZ~1HZ共8档频率信号，输入为FPGA的石英晶振提供的10MHZ
的频率。
集成分频器：
分频器信号模拟：
2.状态机
本系统总共使用了两个状态机，状态机A位于分频器之后，寄存器之前，在分频器的输出时钟信号的控制下，不断改变状态，当某一状态与按键阵列某一按键所对应的行列控制信号相同时，便将该状态保持并送入寄存器。
状态机A用单片74161构成，复位端CLRN和置数端LDN都接高电平，使之无效，ENP与ENT均由数据选择器的输出Y控制，当Y为低电平时，便保持当前状态停止计数。
CLK接分频器的输出端，由于无需置数，所以ABCD四端口断开。
状态机B也是单片74161，由分频器选择某一频率输入，使能ENP与ENT均接高电平有效，复位端CLRN和置数端LDN都接高电平，使之无效。
输出只取QCQBQA组成的8种状态控制8个行扫描信号。
数据选择器
数据采选择器用双片集成4选1数据选择器74153，但只使用其中一片。
选择信号A和B分别接状态机A的QA，QB，数据选择信号D0，D1，D2分别接1C0，1C1，1C2，由于当无按键按下时D0，D1，D2为高电平，所以剩余的引脚1C3需接高电平。
译码器
译码器的连接时就按正常的连接方式使用，输入为状态机B的三个输出信号，输出为点阵显示器的行选择信号。
显示学号rom：
显示学号电路：
显示学号结果：
寄存器
N分频
二分频播放单元
使用二分频产生整波，使脉冲占空比50%，避免了蜂鸣器的不正常工作导致的磁化。
按键点阵显示
rom
按键音rom
按键音响时间控制：
按键音点阵显示：
电路的组构与调试
1.分频器
分频器提供固定的频率输出，用以控制整个电子系统的时钟。
分频器由7片二五—十进制计数器7490组合完成，每级为十分频，共输出10MHZ~1HZ共8档频率信号，输入为FPGA的石英晶振提供的10MHZ的频率。
2.状态机
整个系统共包含2个状态机，即计数器，由1片16进制计数器74161构成。
状态机A用于按键阵列选择，状态机B提供行扫描的频率。
3.寄存器
寄存器用来保存由按键阵列选择的存储器地址的高4位，由8位锁存器74377构成。
4.显示码存储器
存储器由自行设计的128*8ROM构成，每个单元存8位，共8根输出数据线。
5.数据选择器
数据选择选用双片集成4选1数据选择器73153，用于选择按键阵列的行信号。
6.译码器
译码器采用3—8线译码器74138，配合状态机实现逐行扫描功能。
7.rom
Rom根据需要而设定，其地址由状态机锁存信号提供，其值为控制端输入信号。
调试：
电路调试过程中还是出了不少问题的。
特别是rom那里。
有一次我把147*的顺序搞成了1234了，所以出来以后按1是没有问题的但是按二的话就错了，变成了五了。
后来及时改正了rom中的内容，将问题解决了。
第二个问题就是发音不准确。
这个毛病是查了很长时间才出来的。
一开始以为是器件原因，后来发现原来是rom里头不对，原来是将其中一个音符跳过了，所以中间差了一个音节，所以出来的音调就是不对的。
17
三、意见及进一步改进
本次数电实验的主要难点在于如何整合各个小模块成为一个完整的功能电路。
其中编写rom部分最容易出错，一不小心就会搞错，造成显示不正常。
在内部连线的时候也是容易出错的。
比如说在引脚上，就是把a[1]接到b[3]上了没有进行高位对高位，低位对低位的原则，这也会使结果出现混乱的，最好是一开始就是这样把电路搞搞端正一点，这样后来出错的概率会小很多。
这次实验，我觉得主要的改进点在于一开始的分频电路太过于复杂了，要用7个7490才能实现部分节点的分频，还是间断似的。
有了下面的这个n分频器（减计数器），那还搞什么7490分频呢？
所以最好是一开始就把这个高档一点的器件介绍给我们使用。
四、总结与收获
这次实验，收获还是很大的。
把以前数电书本上的学到的知识运用到了事件中去了，很是有自豪感。
以前只知道计数器移位寄存器的功能，但是对于他们在实践中到底是有什么作用还是不清楚的，所以还不知道怎么使用他们，这把数电课程设计，我还是比较熟练的能使用QuartusII9.0了，对于lp2900的实验板也是比较的熟悉了，这次，我学会了使用其中的模块编辑功能和电路波形仿真功能，这两个功能还是很实用的。
组合在一起可以为我以后的学习上所用。
以后再学习到类似的知识就可以自己动手在自己的电脑上仿真出来，这也是一件很好的事情。
这把老师们也都是很尽责的，我们有什么不懂得的地方都会很细心的解答我们，我以后有什么事情实验室会常去的，用实验巩固学到的东西，比在图书馆搞题海战术好得多了。
五、参考文献
1．《基于FPGA的数字电路系统设计》崔葛瑾沈利芳李伟民编著西安电子科技大学出版社
2.《数字电路及系统设计》赵曙光刘玉英崔葛瑾编著高等教育出版社
六、附录（常用器件功能表）
常用计数器
74161
3到8的译码器74138
74194移位寄存器
升级会员 