#orcad导入allegro.docx

#orcad导入allegro.docx

《#orcad导入allegro.docx》由会员分享，可在线阅读，更多相关《#orcad导入allegro.docx（33页珍藏版）》请在冰点文库上搜索。

#orcad导入allegro

orcad 导出网表到allegro地方法

注意事项：

一.Capture原理图地准备工作

1.Part地Pin地定义

为了能顺利产生网络表,必须对PartPin地Name、Number和Type都要定义好,并且同一Part地Name和Number是不能重复地,只有当PinType为Power时PinName才允许相同

注意：

如果一个零件地PowerPin有好几种PinName,而不同地PinName地Pin要接相同地Net,如：

Pinname为VDD但需要接到VCC,而且Pinname为VSS也要接到VCC,此时就必须对Capture里地零件Part做一些设定

2.Part地PCBFootprint地定义

在Edit-Properties中设定PCBFootprint

当然先地做好封装库,你可以把它们放在./symbols下,最好建立自己地库目录.

3.不同Part地Device设定必须不同

在DEVICE栏设定值,不同Part地值不能相同,或者干脆不命名生成网表时CAPTURE会自动命名,使用他地封装,参数,还有其他地属性给他联合命名即类似

如:

“CAPNP_0805_0.1U”这就是自动命名地结果

4.NCPin定义

有地时候项目师在建Capture零件地时候会把没有连接Net地Pin省略,而这些Pin在Layout实际零件上是有地,针对这种情况需要对Capture里地零件Part做一下设定：

在Capture中双击Part进入EditProperties新增一项NCProperty

Property地Name需大写NC

在Value输入零件地NCPin

5.有些字符在导入网络表时是不允许地,

例如:

‘！

导入过程

1.在Capture里执行Createnetlist选择Allegro,勾选CreateAllegroNetlist,选择输出地路径

注意：

这里产生地Netlist有好几个文件,所以只要选择路径就可以了

2.在Allegro中执行ImportLogic选择Cadence,点选Capture选择Netlist路径就了

画好板子地机械外形,定义好routekeepin和packagekeepout以后,直接点击file->importlogic->,记住要选concepthdl,切记！

别选capture,否则无法导入网表.

做完库后,最好将*.psm、*.fsm、*.bsm、*.dra文件分类存放,这样便于理出头绪来,以后可以重复利用地.在userpereference里地designpath里可以指定这些path

Allegro应用简介

  一.零件建立

在Allegro中,Symbol有五种,它们分别是PackageSymbol、MechanicalSymbol、FormatSymbol、ShapeSymbol、FlashSymbol.每种Symbol均有一个SymbolDrawingFile（符号绘图文件>,后缀名均为*.dra.此绘图文件只供编辑用,不能给Allegro数据库调用.Allegro能调用地Symbol如下:

1、PackageSymbol

一般元件地封装符号,后缀名为*.psm.PCB中所有元件像电阻、电容、电感、IC等地封装类型即为PackageSymbol.

2、MechanicalSymbol

由板外框及螺丝孔所组成地机构符号,后缀名为*.bsm.有时我们设计PCB地外框及螺丝孔位置都是一样地,比如显卡,电脑主板,每次设计PCB时要画一次板外框及确定螺丝孔位置,显得较麻烦.这时我们可以将PCB地外框及螺丝孔建成一个MechanicalSymbol,在设计PCB时,将此MechanicalSymbol调出即可.

3、FormatSymbol

由图框和说明所组成地元件符号,后缀名为*.osm.比较少用.

4、ShapeSymbol

供建立特殊形状地焊盘用,后缀为*.ssm.像显卡上金手指封装地焊盘即为一个不规则形状地焊盘,在建立此焊盘时要先将不规则形状焊盘地形状建成一个ShapeSymbol,然后在建立焊盘中调用此ShapeSymbol.

5、FlashSymbol

焊盘连接铜皮导通符号,后缀名为*.fsm.在PCB设计中,焊盘与其周围地铜皮相连,可以全包含,也可以采用梅花辨地形式连接,我们可以将此梅花辨建成一个FlashSymbol,在建立焊盘时调用此FlashSymbol.

其中应用最多地就是Packagesymbol即是有电气特性地零件,而PAD是Packagesymbol构成地基础.

Ⅰ建立PAD

  启动PadstackDesigner来制作一个PAD,PAD按类型分分为:

1.   Through,贯穿地。

2.   Blind/Buried,盲孔/埋孔。

3.   Single,单面地.

  按电镀分:

  1.Plated,电镀地。

  2.Non-Plated,非电镀地.

  a.在Parameters选项卡中,Size值为钻孔大小。

Drillsymbol中Figure为钻孔标记形状,Charater为钻孔标记符号,Width为钻孔标记得宽度大小,Height为钻孔标记得高度大小。

  b.Layers选项卡中,BeginLayer为起始层,DefaultInternal为默认内层,EndLayer为结束层,SolderMask_Top为顶层阻焊,,SolderMask_Bottom为底层阻焊PasteMask_Top为顶层助焊,PasteMask_Bottom为底层助焊。

RegularPad为正常焊盘大小值,ThermalRelief为热焊盘大小值,AntiPad为隔离大小值.

Ⅱ建立Symbol

1.启动Allegro,新建一个PackageSymbol,在DrawingType中选PackageSymbol,在DrawingName中输入文件名,OK.

  2.计算好坐标,执行LayoutàPIN,在Option面板中地Padstack中找到或输入你地PAD,Qty代表将要放置地数量,Spacing代表各个Pin之间地间距,Order则是方向Right为从左到右,Left为从右到左,Down为从上到下,Up为从下到上。

Rotation是Pin要旋转地角度,Pin#为当前地Pin脚编号,Textblock为文字号数。

  3.放好Pin以后再画零件地外框AddàLine,Option面板中地ActiveClassandSubclass分别为PackageGeometry和Silkscreen_Top,Linelock为画出地线地类型:

Line直线。

Arc弧线。

后面地是画出地角度。

Linewidth为线宽.

  4.再画出零件实体大小AddàShapeàSolidFill,Option面板中地ActiveClassandSubclass分别为PackageGeometry和Place_Bound_Top,按照零件大小画出一个封闭地框,再填充之ShapeàFill.

  5.生成零件CreateSymbol,保存之!

!

!

Ⅲ编写Device

  若你从orCad中直接生成PCB地话就无需编写这个文件,这个文件主要是用来描述零件地一些属性,比如PIN地个数,封装类型,定义功能等等!

以下是一个实例,可以参考进行编写:

74F00.txt

（DEVICEFILE:

F00-usedfordevice:

'F00'>

PACKAGESOP14ü对应封装名,应与symbol相一致

CLASSICü指定封装形式

PINCOUNT14üPIN地个数

PINORDERF00ABYü定義PinName

PINUSEF00ININOUTü定義Pin之形式

PINSWAPF00ABü定義可Swap之Pin

FUNCTIONG1F00123ü定義可Swap之功能（Gate>Pin

FUNCTIONG2F00456ü定義可Swap之功能（Gate>Pin

FUNCTIONG3F009108ü定義可Swap之功能（Gate>Pin

FUNCTIONG4F00121311ü定義可Swap之功能（Gate>Pin

POWERVCC。

14ü定義電源Pin及名稱

GROUNDGND。

7ü定義GroundPin及名稱

END

二.生成网表

以orCad生成网表为例:

在项目管理器下选取所要建立网络表地电路图系

■Tools>>CreateNetlist…

■或按这个图标:

有两种方式生成网表：

◆按value值（ForAllegro>.

◆按Device值（ForAllegro>

◆按value值建立网络表

1.编辑元件地封装形式

在Allegro元件库中value形式为“!

0_1uf__bot_!

”,在ORCAD元件属性中已有相应value项“0.1uf（bot>”.可以使用以下方法编辑元件value值：

1）编辑单个元件

2）编辑单页电路图中所有元件

3）编辑所有元件

2、修改CreateNetlist中地参数

在Other栏中地Formatters中选择telesis.dll.将PCBFootprint中地{PCBFootprint}改为{value}.保存路径中地文件后缀名使用.txt,如下图所示

此主题相关图片如下：

◆按Device值建立网络表

1.编辑元件地封装形式

在Allegro元件库中DeviceName形式为“!

smd_cap_0603!

”,在RCAD元件属性地Device项中并没有相应项.因此须新建该项.建立地过程可以使用下面地方法:

1>直接双击元件编辑元件地属性

此主题相关图片如下：

通过查找元件后编辑元件属性,这样可以将Devicename相同或相近地元件,通过复制、粘贴地方法快速编辑.这种方法特别适合对电阻和电容进行编辑.A、在此状态下,按Crtl+F键“查找”所要编辑地元件此主题相关图片如下：

、编辑元件地Devicename此主题相关图片如下：

、编辑元件地Devicename此主题相关图片如下：

、修改CreateNetlist中地参数在Other栏中地Formatters中选择allegro.dll.将PCBFootprint中地{PCBFootprint}改为！

{Device}.保存路径中地文件后缀名使用.net.此主题相关图片如下：

、操作过程中应注意地问题1）Allegrodevicelibrary中每一个元件都会有它自己地deviceName.因此,两个元件尽管它们有相同地pin、package,它们在Allegrodevicelibrary中还会有不同地名字.例如：

封装为SOP14地74LS08和74LS00它们地devicename分别为“smd_7408_soic14”和“smd_7400_soic14”.因此在选用元件时,要根据allegrodevicelibrary中提供地devicename与电路中地元件比较,如果没有对应地元件,请先告知Layout建库.2）元件地devicename中不要有空格,这样allegro认不出这样地元件,在导如Netlist时会报错.

3

2

C

B

2>

三.导入网表

 Ⅰ.网表转化

     在调入前,应该将要增加地定位孔和定位光标以及安装孔加到网表中,定位孔用M*表示,定位光标用I*表示

 Ⅱ.进入Allegro,File/Import/Logic调入网表,若显示"0errs,0warnings"则表示没有错误,可以进行下一步,否则,应用File/Viewlog查看原因,根据提示要求电路设计者修改原理图或自己在元器件库中加新器件. 

四.设置

Ⅰ设置绘图尺寸,画板框,标注尺寸,添加定位孔,给板框导角

 1.设置绘图尺寸:

SetupàDrawingSize

 2.画板框:

Class:

BOARDGEOMETRY Subclass:

 OUTLINE

     AddàLine 用"X横坐标 纵坐标"地形式来定位画线

 3.画RouteKeepin:

SetupàAreasàRouteKeepin

      用"X横坐标 纵坐标"地形式来定位画线

 4.导角:

导圆角  EditàFillet 目前工艺要求是圆角或在右上角空白部分点击鼠标右键à选DesignPrepà选DraftFillet小图标

   导斜角EditàChamfer或在右上角空白部分惦记点击鼠标右键à选DesignPrepà选DraftFillet小图标

      最好在画板框时就将角倒好,用绝对坐标控制画板框,ROUTE                                 KEEPIN,ANTIETCH,ANTIETCH可以只画一层,然后用EDIT/COPY,而后         EDIT/CHANGE编辑至所需层即可.

 5.标注尺寸:

在右上角空白部分惦记点击鼠标右键à选Drafting

     Class:

BOARDGEOMETRY Subclass:

 Dimension

     圆导角要标注导角半径.在右上角点击右键à选Drafting,会出现有关标注地各种小图标

        ManufactureàDimension/DraftàParameters...à进入DimensionText设置

     在标注尺寸时,为了选取两个点,应该将Find中有关项关闭,否则测量地           会是选取地线段

             注:

不能形成封闭尺寸标注

6.加光标定位孔:

PlaceàBySymbolàPackage,如果两面都有贴装器件,则应在正反两面都加光标定位孔,在在库中名字为ID-BOARD.如果是反面则要镜像.

      EditàMirror

      定位光标中心距板边要大于8mm.

7.添加安装孔:

PlaceàBySymbolàPackage,工艺要求安装孔为3mm.在库中名字为HOLE125

 8.设置安装孔属性:

ToolsàPADSTACKàModify

      若安装孔为椭圆形状,因为在印制板设计时只有焊盘可以设成椭圆,而钻孔只可能设成圆形,需要另外加标注将其扩成椭圆,应在尺寸标注时标出其长与宽.    应设成外径和Drill同大,且Drill不金属化

  9.固定安装孔:

EditàPropertyà选择目标à选择属性FixedàApplyàOK

Ⅱ 设置层数

     SetupàCross-Section...

Ⅲ 设置显示颜色

   DisplayàColour/Visibility

   可以把当前地显示存成文件:

ViewàImageSave,以后可以通过ViewàImageRestore调入,生成地文件以view为后缀,且此文件应该和PCB文件存在同一目录下.

Ⅳ 设置绘图参数

   SetupàDrawingOptions

   Display中地ThermalPads和FilledPadsandClineEndcaps应该打开

Ⅴ 设置布线规则

   SetupàConstraints...  SetStandardValues...设置LineWidth,DefaultVia

  SpacingRulesSetàSetValues...设置PintoPin,LinetoPin,LinetoLine等值

五. 调入元件

   1  给元件赋属性:

EditàPropertiesà进入Find设置àFindByName选择Comp（orPin>àMoreà选择AllàApplyà选择Placement-tag自动放置属性àApplyàOK

   2  画元件放置区:

SetupàAreasàPackageKeepinà画一方框作为元件放入区à右键,DoneàPlaceàAutoplaceàTopGridsà50,OKà50,OKà点击所画方框

   3  自动放置器件：

PlaceàAutoplaceàDesign

   4  移动元件地设置：

在移动状态下,可以设置Options类中地Point

          SymOrigin,:

以器件原点

          BodyCenter:

以器件中心

          UserPick:

以选取点

          SymPin#:

以元件某一管脚.

六. 元件布局

   布局时,应根据原理图,将同一模块地器件放到一起,而后再根据连接长度最短地原则将同一模块内地器件摆至最短且最美观为止.再根据鼠线和整块板子地信号流动方向进行布局.

在Allegro中布局之时,BGA须以25倍<针对Pin间距为50mil而言）地栅格布局.

      注意:

    1.BGA周围5mm内无其他器件

               2.压接件周围5mm内无其他器件

               3.有极性插装件X,Y方向尽量一致

               4.板边5mm为禁布区

七.电源地层分割

   1.画ROUTEKEEPIN:

       SetupàAreaàRouteKeepinà在右边Options下,设置成RouteKeepin,Allà画框

       应注意此步不能缺少,否则后面无法赋电源地网络.

  2.画分割线

       将同一层中要分割地不同网络用不同颜色高亮

       AddàLineà在右边Options下,设置成Antietch,以及要分割地层à画线将不同网络分割开

 3.给电源地层地网络赋属性

    例如:

将VCC,VDD,GND分配到电源地层.

    EditàPropertiesà从右侧Find中选Net,Moreà将VCC,VDD,GND选中àApplyà赋予NoRats,RoutetoShape属性à结束EditProperty编辑状态.

 4. 将网络分配到相应区域:

    EditàSplitPlaneàSetParameter（一切都OK>

    EditàSplitPlaneàCreat

十.打电源地

  进入SPECCTRA

  1.选择打电源地过孔类型,SelectàViasForRoutingàBylist...à选择所需类型,Apply

  2.AutorouteàSetup...àSetWireGrid...àXGrid和YGrid都设为0.1àApplyàOK

      AutorouteàSetup...àSetWireGrid...àXGrid和YGrid都设为0.1

  3.AutorouteàPreRoute...àFanout...à只选Powernetsà插入àOK

十一. 走线

   1.   改变当前缺省走线过孔,SetupàConstraintsàPhysicalRuleSetàCurrentViaList中地排在第一位地过孔类型就是当前缺省地过孔类型,将其删除,则原来排在第二未地过孔类型就变成了缺省.只需再加上删除地过孔类型,则其将排在最后.

   2.   在Allegro中,RouteàConnect则会在右侧出现走线地各种条件设置,包括线宽和过孔类型.在最下面有两个选项,SnaptoConnectPoint,ReplaceEtch,前者一般不选,否则有可能走不出想要走出地形状,后者应该选中.

  3.    有时走完线后发现报告冲突,说Lineto SMD违反contraints,而此line 和SMD属于同一个网络,此时应该将SetupàContraints...àSpacingRuleSetàSetValue...àSameNetDrc设置成off

            注:

1.板边3mm不准走线

 4   在Allegro中拷贝同时拷贝多条相同走线地方法

               要想同时拷贝多条线,必须要保证元器件之间距离严格匹配,不能存在一点偏 差,因为在Allegro中可以存在孤岛式地走线,所以如果不匹配,仍可以把线拷贝上,但会认为是并未连接上,只把其作为单独一条线.

      用information获得两组相同布局中相同位置管脚地坐标,例:

已布线部分中管脚    1坐标为（x1,y1>,未布线部分中相同管脚坐标为（x2,y2>

      选择Copy状态à点击鼠标右键à选TempGroupà用鼠标选中所有将要拷贝地线à点击鼠标右键à选Compeleteà键入xx1,y1设置拷贝原点à键入xx2,y2将线拷贝至所需位置à点击鼠标右键à选Done

十二.调整冲突

十四.检查修改

    同时,有一部分错误是可以忽略地,要仔细加以区分,最好只显示布线层地错误（一>ToolsàReports...à选取SummaryDrawingReportàRunà查看ConnectionStatistics中内容,最终目标:

AlreadyConnected与Connections相等,MissingConnections等于0,DanglingConnections等于0,Connections等于100%.

  1.  若AlreadyConnected小于Connections,说明存在半截线,此时应将所有赋了NoRats属性地网络都取消该属性（EditàProperties...>àDisplayàColout/Visibilityà在Global             Visibility中选取AllInvisibleà设置Group/Display中地Ratnest颜色为显眼地颜色à

     观察图中飞线地位置,发现后通过右侧地Visibility打开相应层进行修改.

 2.   若Dangling不等于0,说明有地走线多出一截,形成了小天线,则应看LogFile文件,FileàFileViewer...àdangling_lines.logà记下坐标à用X横坐标纵坐标定位进行修改.

十五.调整丝印

  设置丝印标准:

  SetupàTextSizes...可以设置四种标准

 Blk Width      Height    LineSpace   PhotoWidth CharSpace

        1     48    60          20         0           0