数字电路课程设计报告讲解.docx
《数字电路课程设计报告讲解.docx》由会员分享，可在线阅读，更多相关《数字电路课程设计报告讲解.docx（13页珍藏版）》请在冰点文库上搜索。
数字电路课程设计报告讲解
课程设计（大作业）报告
课程名称：
数字电子技术
设计题目：
数字钟电路的设计与仿真
院系：
班级：
设计者：
学号：
201211010148
指导教师：
设计时间：
2013.12.28-2014.1.1
信息技术学院
昆明学院课程设计（大作业）任务书
姓名：
院（系）：
专业：
学号：
任务起止日期：
2013.12.28-2014.1.1
课程设计题目：
数字钟电路的设计与仿真
课程设计要求：
完成一个交通灯控制电路的设计、系统仿真，实现以下功能：
1.具有“时”、“分”、“秒”显示和计时功能。
（小时按24小时计时制计时）
2.校时功能，能够对“时”和“分”进行调整。
3.具有整点报时功能，在59min51s后隔秒发出500Hz的低音报时信号，在59min59s时发出1kHz的高音报时信号，声响时间持续1s。
工作计划及安排：
1、查阅资料1天。
分析比较、选择设计方案；
2、总体设计2天。
设计计算、元件选取、绘制电路原理图；
3、软件仿真及调试0.5天。
利用Proteus软件构建电路，进行虚拟仿真;
4、故障排除0.5天。
根据调试过程中出现的问题，逐一查找原因，排除故障，使电路达到设计要求；
5、撰写课程设计报告0.5天。
写出设计思路、工作原理，画出电路结构框图，绘出电路原理图，给出设计参数及调试电路数据，分析设计中遇到的问题和解决方法及设计心得体会；
6、答辩0.5天。
指导教师签字年月日
课程设计（大作业）成绩
学号：
姓名：
指导教师：
课程设计题目：
数字钟电路的设计与仿真
总结：
经过一周的实训，我完成了数字钟电路的设计与仿真。
通过此次课程设计，我学会了很多书本上没有的，积累了很多实际操作的经验，熟练掌握了数字电路的知识和有关器件的工作原理及其具体的使用方法。
当然，在此次设计中也遇到了很多的问题。
比如，仿真完后，数码显示器不会显示数字，不会整点报时。
经过仔细检查和同学的帮助下，发现连线不仔细，连错了许多，电阻的阻值没有改等等，幸运的是问题最终都解决了。
其实这些都是小的而且也是最容易被忽略的问题，但就是这些问题使整个电路不能仿真。
仿真软件是英文版的，使操作起来很吃力，因此在画仿真图时觉得较很大。
但是通过这次数字钟的仿真，我渐渐熟悉了仿真软件，能够较熟练的使用仿真软件。
总之，这次设计收获很多，提高了自己的动手能力，而且明白了不管做什么事我们都必须仔细、仔细再仔细，这样才不会出现大的错误。
指导教师评语：
成绩：
时间：
指导教师签名：
一、设计目的
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
目的：
1.理解和熟悉掌握《数字电子技术》。
2.掌握数字钟的工作原理,从而学会制作数字钟。
3.掌握基本逻辑门电路、译码器、数据分配器、数据选择器、数值比较器、
触发器、计数器、锁存器、555定时器等常用数字电路的综合设计方法。
4.熟悉用Proteus软件进行数字电路仿真设计的方法。
二、设计要求和设计指标
1.具有“秒”、“分”、“时”计时和显示功能。
小时按24小时计时制计时。
2.具有整点报时功能，在59min51s后隔秒发出500Hz的低音报时信号，在59min59s时发出1kHz的高音报时信号，声响时间持续1s。
3.有校时电路。
（1）首次使用数字钟，或当数字钟计时出现误差时，能够对时间进行校正。
要求能对时和分分别进行校对。
（2）小时校正时不影响分、秒的正常计数，在分校正时不影响秒和小时的正常计数。
三、设计内容
3.1、数字钟电路工作原理
数字电子钟由信号发生器、“秒、分、时”计数器、译码器及显示器、校时电路、整点报时电路等组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555定时器构成的多谐振荡器加分频器来实现。
将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计数器，可以实现一天24h的累计。
译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。
整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。
校时电路是来对“时、分、秒”显示数字进行校对调整。
3.1.1总体设计
其数字电子钟系统框图如下:
图1数字电子钟系统框图
3.2模块设计
3.2.1秒脉冲电路
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555定时器构成的多谐振荡器加分频器来实现，将标准秒脉冲信号送入“秒计数器”。
图2秒脉冲电路
3.2.2分频器
计时是1HZ的脉冲才是1S计一次数，分频器将高频方波信号经分频后得到1Hz的方波信号供秒计数器进行计数。
用三个十进制计数器74LS90串联而成分频器，因每片为1／10分频，3片级联则可获得所需要的频率信号，即第1片的Q0端输出频率为500HZ，第2片的Q3端输出为10Hz，第3片的Q3端输出为1Hz。
图3分频器
3.2.3 校时电路
刚接通电源或走时不准时，都需要进行时间校准。
校时的具体设计方法是：
用一个单刀开关切换计数功能与校时功能，另一端接计数器的脉冲输入端，开关掷下是就可以校时，打便是计时。
图4校时电路
3.2.4秒计数器
“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
图5秒计数器
3.2.5分计数器电路
“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
图6分计数器电路
3.2.6时计数器电路
“时计数器”采用24进制计数器，可以实现一天24h的累计。
图7时计数器电路
3.2.7译码器电路
译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。
若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。
图8译码器电路
3.2.8整点报时电路
电路应在整点前10秒钟内开始整点报时，即当时间在59min51s后隔秒发出500Hz的低音报时信号，在59min59s时发出1kHz的高音报时信号，声响时间持续1s。
当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。
图9整点报时电路
3.2.9数字钟基本电路的设计
图10总电路
3.3仿真结果及分析
3.3.1仿真结果
图11仿真效果
3.3.2分析
整个仿真完成后，发现因为不仔细，连线出现了一些小的错误，导致显示器不能显示，修改后，则能显示。
仿真电路原件的布局很不合理，导致导线连接上有一定的不合理之处，显得很乱。
四、本设计改进建议
在本次课程设计中，对于数字钟基本电路的设计在仿真过程中各器件的布局，导线连接的方式需要整理，使整个仿真图更加美观；为了时间更加的准确，可以在秒计数器下增加一个校时电路。
5、总结
通过此次课程设计，我学会了很多书本上没有的，积累了很多实际操作的经验，熟练掌握了数字电路的知识和有关器件的工作原理及其具体的使用方法。
当然，在此次设计中也遇到了很多的问题。
比如，仿真完后，数码显示器不会显示数字，不会整点报时。
经过仔细检查和同学的帮助下，发现连线不仔细，连错了许多，电阻的阻值没有改等等，不过幸运的是问题最终都解决了。
其实这些都是小的而且也是最容易被忽略的问题，但就是这些问题使整个电路不能仿真。
仿真软件是英文版的，使操作起来很吃力，因此在画仿真图时觉得较很大。
但是通过这次数字钟的仿真，我渐渐熟悉了仿真软件，能够较熟练的使用仿真软件。
总之，这次设计收获很多，不但提高了自己的动手能力，而且明白了不管做什么事我们都必须仔细、仔细再仔细，这样才不会出现大的错误。
以后应多动手，多实践。
从实践中我们能发现很多问题，而且学到书上所学习不到的知识。
六、主要参考文献
【1】数字电子技术基础阎石主编第四版清华大学出版社
【2】数字电子技术基础彭容修主编华中理工大学出版社
【3】数字电路与逻辑设计邓元庆主编电子工业出版社
【4】数字电路与系统韩振振主编北京邮电大学出版社
7、附录
表1元器件
序号
名称
型号与规格
数量
1
数码显示器
6
2
译码器
74LS48
6
3
集成芯片
74LS90
7
4
集成芯片
74LS92
2
5
集成芯片
74LS74
1
6
集成芯片
74LS00
7
7
集成芯片
74LS04
3
8
集成
74LS21
2
9
电容
CAP
2
10
开关
2
11
电阻
3.3K
2
12
蜂鸣器
1
各芯片引脚图：
图1274LS92引脚图图1374LS00引脚图
图1474LS48引脚图图1574LS90引脚图
图1674LS74引脚图图1774LS04引脚图
图1874LS21引脚图
升级会员 