三输入与门集成电路设计.docx
《三输入与门集成电路设计.docx》由会员分享，可在线阅读，更多相关《三输入与门集成电路设计.docx（16页珍藏版）》请在冰点文库上搜索。
三输入与门集成电路设计
院
课程设计
三输入与门设计
学生：
学院：
专业班级：
专业课程：
集成电路设计根底
指导教师：
年月日
一、概述
随着微电子技术的快速开展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。
而对于现代信息产业和信息社会的根底来讲，集成电路是改造和提升传统产业的核心技术。
随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的根底性、战略性产业。
集成电路有两种。
一种是模拟集成电路。
另一种是数字集成电路。
从制造工艺上可以将目前使用的数字集成电路分为双极型、单极型和混合型三种。
而在数字集成电路中应用最广泛的就是CMOS集成电路，CMOS集成电路出现于20世纪60年代后期，随着其制造工艺的不断进步，CMOS电路逐渐成为当前集成电路的主流产品。
本文便是讨论的CMOS与门电路的设计仿真与版图等的设计。
版图（Layout）是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。
集成电路制造厂家根据版图来制造掩膜。
版图的设计有特定的规如此，这些规如此是集成电路制造厂家根据自己的工艺特点而制定的。
不同的工艺，有不同的设计规如此。
设计者只有得到了厂家提供的规如此以后，才能开始设计。
版图在设计的过程中要进展定期的检查，防止错误的积累而导致难以修改。
很多集成电路的设计软件都有设计版图的功能，L-Edit软件的的版图设计软件帮助设计者在图形方式下绘制版图。
对于复杂的版图设计，一般把版图设计分成假如干个子步骤进展：
〔1〕划分为了将处理问题的规模缩小，通常把整个电路划分成假如干个模块。
〔2〕版图规划和布局是为了每个模块和整个芯片选择一个好的布图方案。
〔3〕布线完成模块间的互连，并进一步优化布线结果。
〔4〕压缩是布线完成后的优化处理过程，他试图进一步减小芯片的面积。
二、设计要求
1、要求：
用MOS器件来设计三输入与门电路。
2、容：
用Tanner13.0软件进展电路原理图的绘制，并进展瞬态分析。
3、用L-Edit软件进展电路版图的制作与进展LVS匹配度的检查。
三、设计原理
三输入与门有三个输入端A、B和C以与一个输出端F，只有当A端、B端和C端同时为高电平时输出才为高电平，否如此输出都为低电平，即F=ABC。
与门的真值表如表1所示。
表1与门真值表
A
B
C
F
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
由于此次是用CMOS管构建的三输入与门，而CMOS管的根本门电路有非门、与非门、或非门等，所以要想实现用CMOS管搭建出三输入与门电路，由关系式F=〔〔ABC）'）'可知可以用一个三输入与非门和一个反相器连接，这样就可以实现一个三输入与门的电路。
本次设计就是用一个三输入与非门加一个反相器从而实现了三输入与门的功能。
四、设计思路
CMOS非门即反相器是由一个N管和一个P管组成的，P管源极接Vdd，N管源极接GND，假如输入IN为低电平，如此P管导通，N管截止，输出OUT为高电平。
假如输入IN为高电平，如此N管导通，P管截止，输出OUT为低电平。
从而该电路实现了非的逻辑运算，构成了CMOS反相器。
CMOS反相器的电路图如图1所示。
图1CMOS反相器电路图
还有就是CMOS电路的优点:
〔1〕微功耗。
CMOS电路静态电流很小，约为纳安数量级。
〔2〕抗干扰能力很强。
输入噪声容限可达到VDD/2。
〔3〕电源电压围宽。
多数CMOS电路可在3～18V的电源电压围正常工作。
〔4〕输入阻抗高。
〔5〕负载能力强。
CMOS电路可以带50个同类门以上。
〔6〕逻辑摆幅大〔低电平0V，高电平VDD 〕。
三输入CMOS与非门电路，其中包括三个串联的N沟道增强型MOS管和三个并联的P沟道增强型MOS管。
每个输入端连到一个N沟道和一个P沟道MOS管的栅极。
当输入端A、B、C中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B、C全为高电平时，才会使三个串联的NMOS管都导通，使三个并联的PMOS管都截止，输出为低电平。
设计电路图如如下图2所示。
图2CMOS与非门电路
如上图2中所示，设CMOS管的输出高电平为“1〞，低电平为“0〞，图中三个串联的NMOS管，三个并联的PMOS管，每个输入端〔A、B或C〕都直接连到配对的NMOS管〔驱动管〕和PMOS〔负载管〕的栅极。
当三个输入中有一个或一个以上为低电平“0〞时，与低电平相连接的NMOS管仍截止，而PMOS管导通，使输出F为高电平，只有当三个输入端同时为高电平“1〞时，PMOS管均导通，NMOS管都截止，输出F为低电平。
由以上分析可知，该电路实现了逻辑与非功能，即F=〔ABC）'。
五、三输入与门电路设计
首先打开Tanner软件选择其中的S-Edit子软件，进展原理图的设计。
进入工作界面之后在菜单栏中选择File按钮然后选择New选项下面的子选项Designer来建立新的工程，点击OK之后就能进入工作界面，点击菜单栏中的ADD按钮选择调出元件库，然后点击加载需要用到的一些元件库,之后就可以进展原理图的设计。
最后画好的电路原理图如如下图3中所示。
图3三输入与门电路原理图
电路原理图画好之后接下来便是仿真分析了，Tanner软件提供了交流分析等几种分析模式。
然而本次我们做的是门电路，输入输出信号都是电平信号，研究的是输入输出信号随时间的变化关系，所以只需要做瞬态分析就行了。
首先在已经设计好的原理图中添加必要的电源、电平信号，其次要进展比要的参数设置，具体如图4、5中所示。
图4参数设置
图5参数设置
参数设置完成后就可以进展原理图的瞬时分析，分析结果如图6所示。
图6瞬时分析
六、版图设计
6.1PMOS管版图设计
由于L-Edit软件在进展电路版图设计之前首先得进展元器件版图的设计，而在本次电路中用到的元器件有PMOS管和NMOS管，所以在画与门版图之前首先要先绘制好PMOS管和NMOS管的版图。
〔1〕打开L-Edit程序：
L-Edit会自动将工作文件命名为Layout1.tdb并显示在窗口的标题栏上。
〔2〕另存为新文件：
选择执行File/SaveAs子命令，打开“另存为〞对话框，在“保存在〞下拉列表框中选择存贮目录，在“文件名〞文本框中输入新文件名称。
〔3〕替换设置信息：
用于将已有的设计文件的设定〔如格点、图层等〕应用于当前的文件中。
选择执行File/ReplaceSetup子命令打开对话框，单击“FromFile〞栏填充框的右侧的Browser按钮，选择X:
\Ledit1.1\Samples\SPR\example1\lights.tdb文件，如如下图7所示，单击OK就将lights.tdb文件中的格点、图层等设定应用在当前文件中。
图7替换设置信息窗口
设置好这些之后其它的都选择系统默认的值就行，然后就可以开始元件版图的绘制了。
首先绘制PMOS管的NWell层，在Layers面板的下拉列表中选取NWell选项，再从Drawing工具栏中选择按钮，在Cell0编辑窗口画出横向24格纵向15格的方形即为NWell，如图8中所示。
图8L-Edit工作窗口
画好NWell层之后然后再继续按照规如此一步步绘制好Active层、PSelect层、Ploy层、ActiveContact层、Metal1层等，每设计好一层并将其摆放到规定的位置，然后进展一次DRC检查，确认是否有错误，一切都无误之后就能
保存了，制作好的PMOS版图如图9中所示。
图9PMOS管版图
6.2NMOS管版图设计
在PMOS管设计好并保存之后就能开始绘制NMOS管的版图了，新建NMOS单元：
选择Cell/New命令，打开CreateNewCell对话框，在其中的Newcellname栏中输入nmos，单击OK按钮。
绘制NMOS单元：
根据绘制PMOS单元的过程，依次绘制Active图层、NSelect图层、Ploy图层、ActiveContact图层与Metal1图层，完成后的NMOS单元如图10中所示。
其中，Active宽度为14个栅格，高为5个栅格；Ploy宽为2个栅格，高为9个栅格；NSelect宽为18个栅格，高为9个栅格；两个ActiveContact的宽和高皆为2个栅格；两个Metal1的宽和高皆为4个栅格。
图10NMOS管版图
在前两步中分别已经做好了PMOS管和NMOS管的版图设计，接下来就能开始进展与门版图的搭建和连线了。
启动L-Edit程序，将文件另存为EX2，将文件lights.tdb应用在当前的文件中，设定坐标和栅格。
复制单元：
执行Cell/Copy命令，打开SelectCelltoCopy对话框，将Ex1.tdb中的nmos单元和pmos单元复制到Ex2.tdb文件中。
引用nmos和pmos单元：
执行Cell/Instance命令，打开SelectCellto
Instance对话框，选择nmos单元单击OK按钮，可以在编辑画面出现一个nmos单元；再选择pmos单元单击OK，在编辑画面多出一个与nmos重叠的pmos单元，可以用Alt键加鼠标拖曳的方法分开pmos和nmos，如图11中所示。
图11元件引用
由于本次绘制与门电路需要用到4个PMOS管和4个NMOS管，所以上步中的引用pmos和nmos单元分别需要进展四次，然后再进展元器件之间的电路连接。
连接pmos和nmos的漏极：
由于反相器pmos和nmos的漏极是相连的，可利用Metal1将nmos与pmos的右边扩散区有接触点处相连接，绘制出Metal1宽为4个栅格、高为11个栅格，进展电气检查，没有错误，如图12中所示。
按照电路原理图一步一步将所有的线路都连接好，然后再标出Vdd、GND节点以与输入输出端口A、B、C、F等节点。
例如标注Vdd和GND节点的方法是单击插入节点图标，再到绘图窗口中用鼠标左键拖曳出一个与上方电源线重叠的宽为39栅格、高为5个栅格的方格后，将自动出现EditObject（s）对话框，在“On〞框的下拉列表中选择Metal1，如图13中所示。
在Portname栏键入Vdd，在TextAlignment选项中选择文字相对于框的位置的右边。
然后单击“确定〞按钮。
用同样的方式标出GND、A、B、C以与F。
图13输入输出节点设置
放好上面的所有节点标号之后最整个三输入与门电路的版图就算做好了，接下来再进展单元名称的修改。
执行Cell/RenameCell命令，打开RenameCellCell0对话窗口，将cell名修改为yumen。
最后画好的完整版图如如下图14中所示。
图14三输入与门电路版图
对版图进展界面观察，结果如图15所示。
图15版图界面观察
版图整体绘制完成后进展版图的仿真，具体参数设置如图16、17所示。
图16参数设置
图17参数设置
版图仿真结果如图18所示。
图18版图仿真结果
七、LVS比对
原理图与版图的仿真完毕后进展LVS匹配度的检查，生成的网表文件结果如图19、20所示，匹配结果如图21所示。
图19原理图生成的网表文件
图20版图生成的网表文件
图21LVS匹配结果
八、心得体会
此次课程设计在教师的悉心指导，同学们的热情帮助下，我已圆满完成了本次课程设计的要求。
从课题选择到具体构思和容以与数据的测试，我深刻体会到做事情不能急躁，从电路原理图的绘制到仿真，再到版图的制作，每一步都要要细心仔细的去完成。
在这周时间所经历的学习和生活，我深刻感受到教师的精心指导和无私的关怀，让我受益匪浅。
本次课程设计的名称为“三输入与门电路设计〞，经过此次课设使我对Tanner软件的使用都有了更深刻的了解，这将对我以后的学习和工作带来莫大的帮助。
参考文献
[1]肖子,CMOS集成电路设计根底（第二版）[M].:
高等教育,2008.
[2]廖裕评,TannerPro集成电路设计与布局实战指导[M].科学,2007.
升级会员 