数字钟电路设计说明书Word格式文档下载.docx
《数字钟电路设计说明书Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《数字钟电路设计说明书Word格式文档下载.docx（14页珍藏版）》请在冰点文库上搜索。
设计中采用开关控制校时直接用秒脉冲先后对“时”，“分”计数器进行校时操作。
能进行整点报时，在从59分51秒开始，每隔2秒种发出一次“滴”的信号，连续五次，此信号结束即达到正点。
关键字：
振荡器分频器译码器计数器校时电路报时电路
1.设计任务.........................................................1
2.数字电子钟电路系统设计...........................................1
2.1数字电子钟模块.................................................1
2.2方案对比.......................................................1
2.3电路分析.......................................................2
2.3.1晶体振荡器电路.............................................2
2.3.2分频器电路.................................................3
2.3.3计数器电路.................................................4
2.3.4译码器电路.................................................5
2.3.5显示器电路.................................................5
2.3.6校时器电路.................................................6
2.3.7报时电路...................................................7
3.结论..............................................................8
4.课程设计的收获、体会和建议........................................8
5.参考文献..........................................................8
6.附录.............................................................10
数字电子钟仿真图.................................................11
数字电子钟实图...................................................12
元器件清单表.....................................................13
1.设计任务
设计制作一个数字电子钟。
时间计数电路采用24进制，从00开始到23后再回到00；
各用2位数码管显示时、分、秒；
具有手动校时、校分功能，可以分别对时、分进行单独校正；
计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器响1秒停1秒地响5次。
2.数字电子钟电路系统设计
2.1数字电子钟模块
数字电子钟设计模块如图1所示：
图1数字电子模块设计图
2.2方案对比
方案一：
采用晶体振荡器
晶体振荡器电路给数字电子钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字电子钟的走时准确而稳定。
采用CD4060计数做分频器
数字电子钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，要将振动器的输出信号进行分频。
CD4060在数字集成电路中可实现的分频次数最高，而且它还包含振荡电路所需的非门，使用更方便。
CD4060计数为14级2进制计数器，经过14次分频可以将32768Hz的信号分频为2Hz，其时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。
采用74LS90做计时器
利用清零产生的下降沿作为秒、分、时之间的进位，而清零信号直接来自74LS90的输出，不经过外部门电路。
如秒部分达到59后，来一个下降脉冲触发变成60，60会马上对该74LS90进行清零，使60变成00,6变成0产生了一个下降沿，从而对分输入一个触发信号，完成进位。
方案二：
采用555定时器构成多谐振荡器
振动器电路选用555定时器构成的多谐振荡器，振荡频率为1000Hz，其中的电位器可以微调振动器的输出频率。
采用74LS90作分频器
通常实现分频器的电路是计数器电路，一般采用多级10进制计数器来实现。
分频器的功能有两个：
一是产生标准秒脉冲信号；
二是提供功能扩展电路所需的信号。
选用中规模集成电路74LS90可以完成以上功能。
方法是将3片74LS90级联，每片为10分频，三片级联正好获得1Hz的标准秒脉冲。
采用74LS90作计数器
秒、分、时间的进位通过外部的逻辑门电路产生的控制信号进行，清零与进位分别独立进行。
比较：
秒信号发生器是数字电子钟的核心部分，它的精度和稳度决定了数字钟的质量，而方案二由于用555定时器组成的频率发生器电路不稳定，容易受温度影响，且相对于方案一而言，方案二的振荡器、分频器和计数器电路均较为复杂，所以我们组选择方案一进行设计。
2.3电路分析
2.3.1晶体振荡器电路
晶体振荡器电路仿真设计图如图2所示：
图2晶体振荡器电路图
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。
晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。
如图所示电路，电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。
由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
晶体XTAL的频率选为32768HZ。
该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。
C1、C2均选用20pF。
由于CMOS电路的输入阻抗极高，因此反馈电阻R5可选为22MΩ。
较高的反馈电阻有利于提高振荡频率的稳定性。
2.3.2分频器电路
分频器电路将32768Hz的高频方波信号经32768（215）次分频后得到1Hz的方波信号供秒计数器进行计数。
分频器实际上也就是计数器。
通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。
如晶体振荡器配图所示，通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。
例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768（215），即实现该分频功能的计数器相当于15级2进制计数器。
本设计中中采用CD4060来构成分频电路。
CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。
CD4060计数为14级2进制计数器，可以将32768HZ的信号分频为2Hz。
2Hz再经过一个D触发器（74LS74）进行二分频，得到1Hz。
2.3.3计数器电路
秒脉冲信号经过计数器分别得到“秒”的个位、十位、“分”的个位、十位以及“时”的个位、十位计时。
“秒”“分”计数器为六十进制，小时为二十四进制。
本设计60进制和24进制均由74LS90计数芯片组合构成，只是设计60进制时一块芯片设计成6进制，另一块则设计成10进制，而设计24进制计数器是一块芯片设计成2进制，另一块设计成4进制，这样两块芯片组合就得到了相应的六十进制和二十四进制计数器。
电路图分别如下：
二十四进制
六十进制
2.3.4译码器电路
译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译变成相应的数字。
计数器采用的码制不同译码电路也不同。
4511译码器是将锁存、译码、驱动功能集于一身的七段译码驱动器。
译码器将BCD码转换成7段码再经过电流反相器驱动共阴极LED数码管。
2.3.5显示器电路
显示器是将数字电子钟的计时状态直观清晰的反映出来被人们的视觉器官所接受的元件。
本系统用七段发光二极管来显示译码器输出的数字在译码显示电路输出信号的驱动下显示出清晰、直观的数字符号。
要注意的是显示器有两种共阳极显示器或共阴极显示器。
4511译码器对应的显示器是共阴极显示器。
仿真接法如图3所示，由于仿真时直接加510Ω电阻效果不好，故实际电路没有另外接510Ω电阻，但是实际电路中接上510Ω电阻会更好，不然会导致显示数码管长时间运行后会发烫：
图3数码管显示电路电路图
2.3.6校时器电路
数字电子钟应具有分校正和时校正功能，所以应截断分个位和时各位的直接计数通路，采用正常计时信号与校正信号可以随时切换的电路接入其中。
开关本来想选用的是3个开关，从而设计手动脉冲输入，但是如果设计3个开关，则要用2块00，所以就改用两个自锁开关，两个开关都是选通作用，用时钟脉冲来使之进位。
校时器电路如图4所示：
图4校时器电路
2.3.7报时电路
电路应在整点前10秒内开始整点报时，即当时间在59分51秒到59分59秒期间时，蜂鸣器响一秒停一秒地响5次，由报时电路控制报时信号。
当时间在整点前10秒内时，分的十位、分的个位和秒的十位均保持不变，分别为5、9和5，则应将分计数器十位的QC和QA、个位的QD和QA，秒计数器十位的QC、QA和秒个位的QA相与，从而产生报时控制信号。
需要注意的是经过74LS30八与非门后需在接非门与蜂鸣器连接，蜂鸣器另一端再接地。
报时电路如图5所示：
图5报时电路
3.结论
本小组设计的作品完成设计任务，通过不同模块的协同工作，可以实现数字钟电路的基本功能：
计时功能、校时功能、校分功能、报时功能。
在多次调试中，作品功能比较稳定，误差控制在合理范围内。
4.课程设计的收获、体会和建议
数字钟是我们小组第一次设计并实现的作品。
我们先是搜集资料，并用Multisim进行了仿真。
由于接线比较复杂，在仿真时接线错误导致出错。
我们小组努力排查改正了错误，仿真成功。
在焊接时，由于没有仔细地布线和布局，只是大致地把各个模块电路和元件管脚图画出来，一个模块一个模块地焊，使连线交叉较多，从而跳线使用较多，最终我们的电路布线使用的跳线很多，整体比较混乱，从而导致焊接完电路后不容易排查故障。
焊接完电路后我们开始调试，发现数码管发生异常，只有秒的显示器显示计数，并且不能进行进位，每次计的秒数都不同，最多能计到60,61秒，之后便清零。
后来在我们小组的排查下发现74LS08这一芯片出了问题，将其替换之后，计数恢复正常。
这次课程设计收获良多，我们小组对芯片的使用、管脚功能、仿真软件的使用、模块调试分析、电路的设计及基本功能的实现都有了一定的认识。
另外，此次课程设计让我们细心和坚持的重要性。
我们从调试中不断发现错误，改正错误就是一种很好的锻炼。
同时，我们小组也能做到很好的交流，这得益于我们知道分工的重要性。
我们享受失败的忧伤，也享受战胜失败后的自豪。
此外，通过与其他小组的一些情况进行比较，我们认识到规划的重要性，拿布线一项来说，由于我们前期事先没规划好布线，从而导致连接时跳线非常多，不利于后期的线路检查和调试，在后期，我们没有轻易放弃，一次又一次地寻找电路焊接上的错误，发现了很多细节上的问题并且将其解决了。
课程设计的好处在于不只是纸上谈兵，它要求我们设计并动手去实现作品。
课程设计对于大学生的成长是非常重要的，建议学校多给大学生这些机会。
总的来说，我们在这次课程设计中加强了理论知识的学习和提高了动手能力和思考能力以及分析问题、解决问题的能力。
5.参考文献
康有光等《电子技术基础（数字部分）》
华南农业大学工程学院电工电子教研室《电子技术实验》
6.附录（见下页）
数字电子钟仿真图：
数字电子钟实图：
元器件清单表：
名称
数量
备注
74LS00（4-二与非门）
1
14脚
74LS30（八输入与非门）
74LS74（带置位复位正触发双D触发器）
74LS90（二-五进制计数器）
6
CD4060（14级二进制串行计数/分频器）
16脚
CD4511（共阴极7位数码管驱动器）
32768HZ振荡器
22MΩ电阻
可调电容30~50pF
2
电容0.1uF
自锁按钮开关
6脚
常闭型按钮开关
蜂鸣器
IC座14脚
9
IC座16脚
7
总计
43
升级会员 