《ARM嵌入式系统》实验讲义.docx

上传人:b****6 文档编号:16259999 上传时间:2023-07-12 格式:DOCX 页数:71 大小:989.61KB
下载 相关 举报
《ARM嵌入式系统》实验讲义.docx_第1页
第1页 / 共71页
《ARM嵌入式系统》实验讲义.docx_第2页
第2页 / 共71页
《ARM嵌入式系统》实验讲义.docx_第3页
第3页 / 共71页
《ARM嵌入式系统》实验讲义.docx_第4页
第4页 / 共71页
《ARM嵌入式系统》实验讲义.docx_第5页
第5页 / 共71页
《ARM嵌入式系统》实验讲义.docx_第6页
第6页 / 共71页
《ARM嵌入式系统》实验讲义.docx_第7页
第7页 / 共71页
《ARM嵌入式系统》实验讲义.docx_第8页
第8页 / 共71页
《ARM嵌入式系统》实验讲义.docx_第9页
第9页 / 共71页
《ARM嵌入式系统》实验讲义.docx_第10页
第10页 / 共71页
《ARM嵌入式系统》实验讲义.docx_第11页
第11页 / 共71页
《ARM嵌入式系统》实验讲义.docx_第12页
第12页 / 共71页
《ARM嵌入式系统》实验讲义.docx_第13页
第13页 / 共71页
《ARM嵌入式系统》实验讲义.docx_第14页
第14页 / 共71页
《ARM嵌入式系统》实验讲义.docx_第15页
第15页 / 共71页
《ARM嵌入式系统》实验讲义.docx_第16页
第16页 / 共71页
《ARM嵌入式系统》实验讲义.docx_第17页
第17页 / 共71页
《ARM嵌入式系统》实验讲义.docx_第18页
第18页 / 共71页
《ARM嵌入式系统》实验讲义.docx_第19页
第19页 / 共71页
《ARM嵌入式系统》实验讲义.docx_第20页
第20页 / 共71页
亲,该文档总共71页,到这儿已超出免费预览范围,如果喜欢就下载吧!
下载资源
资源描述

《ARM嵌入式系统》实验讲义.docx

《《ARM嵌入式系统》实验讲义.docx》由会员分享,可在线阅读,更多相关《《ARM嵌入式系统》实验讲义.docx(71页珍藏版)》请在冰点文库上搜索。

《ARM嵌入式系统》实验讲义.docx

《ARM嵌入式系统》实验讲义

实验一实验平台熟悉与ADS开发环境

一、实验目的

1.熟悉EL-ARM-DSP-IV实验系统;

2.熟悉ADS开发环境

二、实验内容

1.了解ARM核心板和实验箱底板的硬件资源;

2.通过ADS1.2集成开发环境实现最简单程序来熟悉实验过程。

三、实验设备

1.硬件:

EL-ARM-DSP-IV教学实验箱,IntelCorei3PC机,J-Link仿真器,串口电缆。

2.软件:

WindowsXP操作系统,ADS1.2集成开发环境,仿真调试驱动程序

四、EL-ARM-DSP-IV实验系统的资源介绍

1、EL-ARM-DSP-IV实验箱硬件资源概述

EL-ARM-DSP-IV型教学实验系统属于一种综合的教学实验系统,该实验系统集成ARM和DSP的控制接口,实现了多模块多CPU协同工作的应用实验。

它是集学习、应用编程、开发研究于一体的ARM和DSP实验教学系统。

用户可根据自己的需求选用不同类型的CPU适配板,在不需要改变任何配置情况下,支持的ARM板卡有EL-ARM9-S3C2410(ARM9)和ARM10。

支持的DSP板卡有:

TECH_V2407、TECH_V2812、TECH_V5402、TECH_V5409、TECH_V5416、TECH_V5509、TECH_V6XXX等,可完成ARM9和ARM7的学习,同时,实验系统上的Tech_V总线能够拓展较为丰富的实验接口板。

用户在了解“E_LAB””标准后,能研发出不同用途的实验接口板。

除此之外,在实验板上有丰富的外围扩展资源(模拟信号发生器,数字量IO输入输出,语音编解码、人机接口等单元),可以完成ARM和DSP的基础实验、算法实验和数据通信实验、扩展实验;可以完成ARM操作系统下与DSP协同多CPU工作等。

综上所述,该实验系统可以满足广大用户的需求,是各类用户的理想选择。

下面给出该实验系统的基本框图,其中蓝色模块为ARM模块,粉色模块为DSP模块,无色模块为ARM和DSP的共用模块。

1.1ARM部分硬件组成

该实验系统硬件资源主要包括:

●一组CPU板接口:

支持ARM9核心板,ARM10核心板;

●一组E_LAB接口:

扩展E-LAB模块;

●CPLD单元:

处理ARM,DSP的逻辑和时序

●语音处理单元:

IIS格式,芯片UDA1341TS,采样频率最高48KHz;

●LCD液晶显示单元:

8寸TFT屏;

●触摸屏单元:

四线电阻屏,8寸;

●键盘单元:

4X4键盘,带8位LED数码管;芯片HD7279A;

●数字量输入输出扩展单元

●一个USB扩展单元:

USB2.0,芯片CY768013。

1.2核心板的硬件资源(ARM920T核)

在核心CPU板上包括下列单元和芯片,32位ARM920T的处理器,即三星的S3C2410芯片,两片动态存储器,每片32M字节,一片32M字节的NAND_flash存储器,一个USB主接口,一个USB从接口,一个10/100M的以太网控制芯片,完成网络访问功能,一个UART接口,完成串口通信,最高波特率率为115200bps,一个RTC实时时钟,一个5V转3.3V和1.8V的电源管理模块,一个20针的JTAG调试接口。

具体元器件见表1-1。

表1-1

芯片名称

数量

功能

板上标号

S3C2410

1

ARM920T,中央处理器

S3C2410X

HY57V561620

2

动态存储器(SDRAM),32MB/片

HY57V561620

K9F5608

1

海量存储器,32MB

K9F5608U

AX88796

1

10/100M以太网控制器

AX88796

AS1117-3.3

1

5V转3.3V

AS1117-3.3

AS1117-1.8

1

5V转1.8V

AS1117-1.8

MAX3232

1

RS232转换

IMP811-S

1

复位

IMP811

具体的单元、跳线见表1-2。

表1-2

标号

名称

功能

JP1

JTAG复位单元

控制nRESET与nTRST是否接通

AREFSEL

模拟参考电压选择

短接后连接到VDD33,否则接地

3S/4S

3Step与4Step选择

设置NandFlash的运行模式,选择NCON(CPU引脚)与3Step、4Step连接

RESET

复位键

系统复位按键

P.S

电源插座

电源插座,接5V电源

SW

电源开关

拨向EXT接通,拨向INT断开电源

USB-HOST

主USB单元

主USB

UART0(CROSS/F)

串口0单元

和S3C2410的串口0通信

USB-DEVICE

从USB单元

USB设备

RJ45

网络单元

访问以太网

ARM-JTAG

JTAG插座

20针JTAG插座,用于与宿主机通信

INTERFACEC

功能单元

INTERFACEB

数据、地址单元

INTERFACEA

功能单元

表1-3为核心板上各LED指示灯的意义。

表1-3

标号

名称

功能

PWR

LED灯

电源指示灯

LED1

LED灯

GPI/O口G口的第8位指示

LED2

LED灯

GPI/O口G口的第9位指示

表1-4为核心板上的晶振单元

表1-4

标号

名称

功能

12MHz

CPU主时钟晶振

外接12MHz

32KHz

RTC时钟晶振

外接32.768KHz

25MHz

网络时钟晶振

外接25MHz

2、核心板资源的具体介绍

2.1电源模块

在S3C2410CPU板上由于其内核采用1.8V,I/O接口采用3.3V供电,因此需要将通用的5V转换成1.8V和3.3V。

图1-1-2为使用LM1117电源转换芯片把5V转成3.3V和1.8V的转换电路。

图1-1-1

2.2NAND_FLASH海量存储器单元

该存储单元在板卡上标号为K9F5608U,选用32MB字节的K9F5608U,8位数据总线,该芯片由S3C2410的相关引脚直接控制,CPU分配给它的地址空间为0x00000000—0x01ffffff。

启动代码部分则放在从0x00000000开始的地址空间内。

系统将CPU的引脚OM[1:

0]设置成00b,当核心板上电复位时,系统首先将Nand_Flash开始的0~4K的程序映射到SteppingStone区,然后从那里开始执行。

Nand_Flash可以存放数据和程序,但需要特定的指令进行读写。

2.3同步动态存储器单元

该存储单元在板卡上标号为HY57V561620。

选用两片8MB字节的HY57V561620,32位数据总线。

片选NSCS6接两片HY57V561620单元作为片选信号,CPU分配给这两片HY57V561620单元的地址空间分别为0x30000000-0x31ffffff,0x32000000-0x33ffffff,也就是S3C2410CPU的Bank6区和Bank7区。

2.4RS232串口单元

该存储单元在板卡上标号为UART0(CROSS/F),选用了MAX3232电压转换芯片,进行PC机与CPU板的串口通讯。

它采用收、发、地,三线连接,无握手信号。

通过S3C2410内部的串口0控制器进行控制。

2.5主/从USB单元

该单元在板卡上标号为USB-HOST和USB-DEVICE,通过S3C2410内部的USB主控制器和USB设备控制器进行控制。

2.6网络单元

该存储单元在板卡上标号为AX88796,选用了ASIX公司的AX88796网络芯片,传输速率为10/100M自适应,16位数据总线传输,片选NGCS2接网络单元。

CPU分配给AX88796单元的地址空间为0x10000000—0x18000000,也就是S3C2410CPU的bank2区。

S3C2410CPU的外部中断ExINT2响应该中断。

RJ45插座上面自带数据传输的指示灯。

为清楚显示核心板上各存储区及单元,见表1-5。

表1-5

标号

名称

存储区

存储的有效区

容量(字节)

HY57V561620

同步动态存储器

Bank7

0x32000000-0x33ffffff

32M

HY57V561620

同步动态存储器

Bank6

0x30000000-0x31ffffff

32M

AX88796

网络控制器

Band2

0x10000000后的若干

若干寄存器

NAND_FLASH

海量存储器

Bank0

0x00000000-0x01ffffff

32M

2.7JTAG单元

JTAG(JointTestActionGroup,联合测试行动小组)是一种国际标准测试协议,主要用于芯片内部测试及对系统进行仿真、调试,JTAG技术是一种嵌入式调试技术,它在芯片内部封装了专门的测试电路TAP(TestAccessPort,测试访问口),通过专用的JTAG测试工具对内部节点进行测试。

目前大多数比较复杂的器件都支持JTAG协议,如ARM、DSP、FPGA器件等。

标准的JTAG接口是4线:

TMS、TCK、TDI、TDO,分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。

通过JTAG接口,可对芯片内部的所有部件进行访问,因而是开发调试嵌入式系统的一种简洁高效的手段。

目前JTAG接口的连接有两种标准,即14针接口和20针接口,EL-ARM-DSP-IV核心板上使用的是20针接口。

接口定义见表1-6。

表1-6

引脚

名称

描述

引脚

名称

描述

1

VTref

目标板参考电压,接电源

7

TMS

测试模式选择

2

VCC

接电源

9

TCK

测试时钟

3

nTRST

测试系统复位信号

11

RTCK

测试时钟返回信号

4-20偶数引脚

GND

接地

13

TDO

测试数据串行输出

5

TDI

测试数据串行输入

15

nRESET

目标系统复位信号

17、19

NC

未连接

在核心板上,JTAG的第1脚用一黄色的方框标注,当串口、USB口、网络口向左摆放时,第1脚下面的管脚为第2脚,它左面的管脚依次为3,5,…,19;第2脚左面的管脚依次为4,6,…,20。

2.8核心CPU板上的外接接口单元

在CPU板上有INTERFACEA、INTERFACEB、INTERFACEC,3个外扩接口单元,现对这三个接口的引脚加以说明。

INTERFACEB:

INTERFACEB扩展信号是地址、数据总线和读写、片选信号:

见表1-7

表1-7

序号

代号

含义

IO

备注

序号

代号

含义

IO

备注

1

+5V

+5V电源

41

VDD33

+3.3V电源

2

+5V

+5V电源

42

VDD33

+3.3V电源

3

LA19

地址线

O

43

NC

空脚

4

LA18

地址线

O

44

NC

空脚

5

LA17

地址线

O

45

NC

空脚

6

LA16

地址线

O

46

NC

空脚

7

EXA15

地址线

O

47

NC

空脚

8

EXA14

地址线

O

48

NC

空脚

9

EXA13

地址线

O

49

NC

空脚

10

EXA12

地址线

O

50

NC

空脚

11

GND

51

GND

12

GND

52

GND

13

EXA11

地址线

O

53

EXD15

数据线

IO

14

EXA10

地址线

O

54

EXD14

数据线

IO

15

EXA9

地址线

O

55

EXD13

数据线

IO

16

EXA8

地址线

O

56

EXD12

数据线

IO

17

EXA7

地址线

O

57

EXD11

数据线

IO

18

EXA6

地址线

O

58

EXD10

数据线

IO

19

EXA5

地址线

O

59

EXD9

数据线

IO

20

EXA4

地址线

O

60

EXD8

数据线

IO

21

+5V

+5V电源

61

GND

22

+5V

+5V电源

62

GND

23

EXA3

地址线

O

63

EXD7

数据线

IO

24

EXA2

地址线

O

64

EXD6

数据线

IO

25

EXA1

地址线

O

65

EXD5

数据线

IO

26

EXA0

地址线

O

66

EXD4

数据线

IO

27

LA21

地址线

O

67

EXD3

数据线

IO

28

LA20

地址线

O

68

EXD2

数据线

IO

29

NC

空脚

69

EXD1

数据线

IO

30

NC

空脚

70

EXD0

数据线

IO

31

GND

71

GND

32

GND

72

GND

33

NC

空脚

73

LNOE

使能信号

O

34

NC

空脚

74

LNWE

写信号

O

35

NC

空脚

75

LNOE

使能信号

O

36

NC

空脚

76

NWIT

等待信号

I

37

NC

空脚

77

NC

空脚

38

NC

空脚

78

NGCS0

片选信号

O

39

NC

空脚

79

GND

40

NC

空脚

80

GND

INTERFACEA:

INTERFACEA扩展信号外设信号接口:

见表1-8。

表1-8

序号

代号

含义

IO

备注

序号

代号

含义

IO

备注

1

+12V

+12V电源

41

NC

空脚

2

-12V

-12V电源

42

IISDI

IIS数据输入

I

3

GND

43

GND

4

GND

44

GND

5

+5V

+5V电源

45

TOUT0

定时器输出0

O

6

+5V

+5V电源

46

TCLK0

定时器时钟输出0

连接至CPU的TCLK0引脚

7

GND

44

NC

空脚

8

GND

48

EINT1

中断1

I

外部输入中断信号,连接到CPU的中断

9

+5V

+5V电源

49

TOUT1

定时器输出1

10

+5V

+5V电源

50

TCLK1

定时器时钟输出1

连接至CPU的TCLK1引脚

11

NC

空脚

51

GND

12

NC

空脚

52

GND

13

NC

空脚

53

EINT0

中断0

I

外部输入的中断信号,连接到CPU的中断

14

NC

空脚

54

NC

空脚

15

NC

空脚

55

NC

空脚

16

NC

空脚

56

NGCS1

片选信号1

O

17

NC

空脚

57

NC

空脚

18

NC

空脚

58

NC

空脚

19

+3.3V

+3.3V电源

59

RESET

复位信号

O

20

+3.3V

+3.3V电源

60

NC

空脚

21

SPICLK0

SPI时钟输出

O

CPU引脚

61

GND

22

MISO0

SPI数据输入

I

CPU引脚

62

GND

23

nSS0

SPI片选

O

CPU引脚

63

NC

空脚

24

MOSI0

SPI数据输出

O

CPU引脚

64

NC

空脚

25

GND

65

NC

空脚

26

GND

66

NC

空脚

27

NC

空脚

67

EINT7

中断7

I

外部输入的中断信号,连接到CPU的中断

28

NC

空脚

68

EINT3

中断3

I

外部输入的中断信号,连接到CPU的中断

29

NC

空脚

69

NGCS3

片选信号3

O

30

NC

空脚

70

NGCS1

片选信号1

O

31

GND

71

NC

空脚

32

GND

72

NC

空脚

33

NC

空脚

73

NC

空脚

34

NC

空脚

74

NC

空脚

35

IISLRCLK

IIS左右声道时钟

O

75

NC

空脚

36

IISDO

IIS数据输出

O

76

GND

37

GND

77

GND

38

GND

78

NC

空脚

39

IISCLK

IIS输出时钟

O

79

GND

40

NC

空脚

80

GND

INTERFACEC用来扩展INTERFACEA、INTERFACEB没有扩展的CPU信号,如AD输入、液晶、串口等和扩展子板间的通讯信号。

见表1-9。

表1-9

序号

代号

含义

IO

备注

序号

代号

含义

IO

备注

1

+5V

+5V电源

41

SDCLK

SD卡时钟

O

EL-830底板未使用

2

+5V

+5V电源

42

SDCMD

SD卡命令

O

EL-830底板未使用

3

AIN0

模拟输入0

I

43

AIN6

模拟输入6

I

4

AIN1

模拟输入1

I

44

AIN7

模拟输入7

I

5

AIN2

模拟输入2

I

45

NC

空脚

6

AIN3

模拟输入3

I

46

CDCLK

CPU信号,解码器系统时钟

O

7

AIN4

模拟输入4

I

47

VD19

液晶数据19

O

CPU引脚

8

AIN5

模拟输入5

I

48

VD20

液晶数据20

O

CPU引脚

9

AREFB

模拟输入负参考电压

I

49

VD21

液晶数据21

O

CPU引脚

10

AREFT

模拟输入正参考电压

I

50

VD22

液晶数据22

O

CPU引脚

11

AVCOM

模拟输入参考电压公共端

I

51

VD23

液晶数据23

O

CPU引脚

12

TOUT2

定时器输出2

O

52

VD10

液晶数据10

O

CPU引脚

13

TOUT3

定时器输出3

O

53

VD11

液晶数据11

O

CPU引脚

14

NC

空脚

54

VD12

液晶数据12

O

CPU引脚

15

ExINT4

外部中断4

I

55

VD13

液晶数据13

O

CPU引脚

16

ExINT5

外部中断5

I

56

VD14

液晶数据14

O

CPU引脚

17

ExINT6

外部中断6

I

57

VD15

液晶数据15

O

CPU引脚

18

ExINT7

外部中断7

I

58

VD3

液晶数据3

O

CPU引脚

19

nGCS4

片选

O

59

VD4

液晶数据4

O

CPU引脚

20

nGCS5

片选

O

60

VD5

液晶数据5

O

CPU引脚

21

NGCS4

片选

O

61

VD6

液晶数据6

O

CPU引脚

22

nGCS5

片选

O

62

VD7

液晶数据7

O

CPU引脚

23

LnWBE0

写字节使能0

O

63

TSMX

接触摸屏XN脚

O

CPU引脚

24

LnWBE1

写字节使能1

O

64

TSMY

接触摸屏YN脚

O

CPU引脚

25

LnWBE2

写字节使能2

O

65

TSPY

接触摸屏YP脚

O

CPU引脚

26

LnWBE3

写字节使能3

O

66

TSPX

接触摸屏XP脚

O

CPU引脚

27

UCLK

输入输出口

IO

67

VM-VDEN

液晶电压控制信号

I

28

GPH1

输入输出口

IO

68

VF-VS

液晶桢时钟

O

29

CLKOUT0

时钟输出信号源0

O

69

VL-HS

液晶线时钟

O

30

CLKOUT1

时钟输出信号源1

O

70

VCLK

液晶位时钟

O

31

IICSCL

IIC总线时钟

O

71

VD0

液晶数据0

O

32

IICSDA

IIC总线数据

IO

72

VD1

液晶数据1

O

33

RXD1

串口1接收数据

I

73

VD2

液晶数据2

O

34

TXD1

串口1发送数据

O

74

VD3

液晶数据3

O

35

RXD2

串口2接收数据

I

75

VD4

液晶数据4

O

36

TXD2

串口2发送数据

O

76

VD5

液晶数据5

O

37

SDDAT0

SD卡数据0

O

EL-830底板未使用

77

VD6

液晶数据6

O

38

SDDAT1

SD卡数据1

O

EL-830底板未使用

78

VD7

液晶数据7

O

39

SDDAT2

SD卡数据2

O

EL-830底板未使用

79

GND

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 工作范文 > 行政公文

copyright@ 2008-2023 冰点文库 网站版权所有

经营许可证编号:鄂ICP备19020893号-2