计算机组成原理总结.docx
《计算机组成原理总结.docx》由会员分享，可在线阅读，更多相关《计算机组成原理总结.docx（18页珍藏版）》请在冰点文库上搜索。
计算机组成原理总结
计算机组成原理总结
第一章
1,冯诺依曼计算机的特点？
1）计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成；
2）指令和数据以同等地位存放在存储器中，并可按地址寻访；
3）指令和数据均用二进制数表示；
4）指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作
数在存储器中的位置；
5）指令在存储器中按顺序存放，通常，指令是顺序执行的，在特定条件下，可根据运
算结果或根据设定的条件改变执行顺序；
6）机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成。
2,计算机由哪几部分组成（图）？
（课本图1.7、1.8）
运算器、存储器、控制器、输入设备和输出设备
3,计算机的硬件设备（字长，容量，速度）？
1）字长：
机器字长是指CPU—次能处理数据的位数，通常与CPU的寄存器的位数有
关；
2）容量：
存储器中可存二进制代码的总量，存储器的容量应该包括主存容量和辅存容
量。
a）主存容量：
指主存中存放二进制代码的总位数；
b）辅存容量：
通常用字节数来表示；
4，高级语言和低级语言相比有什么特点？
（）
1）高级语言（c、C++、java）：
编程效率高，运行效率低，可移植性好；
2）低级语言（汇编语言）：
编程效率低，运行效率高，可移植性差。
第三章
1,什么是总线，有哪些分类?
总线：
是连接多个部件的信息传输线，是各部件共享的传输介质；
2，什么是系统总线，有哪些分类？
系统总线：
指CPU,主存，I/O设备各大部件之间的信息传输线;
—＞片内总线：
芯片内部的总线（课本P4J）;
系统总线：
指CPU「主存,"0设备各大部件之间的信息传输线；
―数据总线：
用剌专输各功能部＜牛之间的数据信息「是双向的f位数与仪器字氏存储字长有关；
按照传输信息不同
总线
一＞地址总线：
主要用来支出数据总线是哪个的源数据或目的数据在主存单元的地址或I/O设备的地址；
—控制总线：
用来发岀各种控制信号的传输线；
—＞通信总线：
用于计算机系统之间或计算机系统与其他系统之间的通信；
一＞按照传输方式不同
一*串行通信：
在单条T立宽的传输牡（T5T53安顺序分时小；
并行通信：
数据在多条并行1位宽的传输线上”同时由源传
1一＞送到目的地.
3,总线宽度与总线带宽的区别？
1）总线宽度：
指数据总线的根数，用bit表示；
2）总线带宽：
课理解为总线的传输速率，单位时间内总上传输数据的位数，用每秒
传输信息的字节数来判定，单位，Mbps。
4,三种总线判优（P57,为什么要进行总线判优控制，集中控制三种方式？
原因：
总线判优控制解决多个部件同时申请总线时的使用权分配问题。
1）链式查询：
离总线控制部件最近的设备具有最高的优先级。
特点：
只需要很少的几根线就能按照一定优先次序实现总线控制，并且很容易
扩充设备，但对电路故障很敏感，且优先级别低的设备可能很难获得请求。
2）计数器定时查询：
当某个请求占用总线设备地址与计数器一致时，便获得总线使用
权。
特点：
计数器可以从‘0‘开始，一旦设备的优先次序被固定，设备的优先级就按照0,1,..n的顺序降序排列，而且固定不变；计数也可以从上一次计数的终点开始，即是一种循环的方法，此时设备使用总线的优先级的相等；计数器的初始值还
可以由程序设置，故有限次序可以改变。
这种方式对电路故障比如链式查询的方式敏感，但是增加了控制线（设备地址）数，控制也较复杂。
3）独立请求方式：
根优先次序确定响应哪一台设备的请求。
特点：
响应速度快，有限次序控制灵活（通过程序改变），但是控制线数量多，
总线控制更复杂。
链式查询中只用两根线确定总线使用权属于哪个设备，在计数器
中大致要用Iog2（n）根线，其中n是允许接纳的最大设备数，而独立情趣方式需要采用2n根线。
总结：
链式查询方式连线简单，易于扩充，对电路故障最敏感；
计数器定时查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；
独立请求方式速度最快，但硬件器件用量大，连线多，成本较高。
5,在一个32位总线系统中，总线的时钟频率为66Mhz假设总线最短传输周期
为4个时钟周期，试计算总线的最大数据传输率，若想提高数据传输率，可采用什么措施？
解法1:
总线宽度=32位/8=4B
时钟周期=1/66MHz=0.015卩s
总线最短传输周期=0.015卩S4=0.06卩s
总线最大数据传输率=4B/0.06卩s=66.67MB/s
解法2:
总线工作频率=66MHz/4=16.5MHz
总线最大数据传输率=16.5MHzX4B=66MB/s
若想提高总线的数据传输率，可提高总线的时钟频率，或减少总线周期中的时钟个数，或增加总线宽度。
6,在异步串行传送系统中，字符格式为：
1个起始位，8个数据位，1个校验位，3个终止位，若要求每秒传送120个字符，试求传送的波特率和比特率？
解：
一帧=1+8+1+2=12位
波特率=120帧/秒X12位=1440波特
比特率=1440波特X（8/12）=960bps（或：
比特率=120帧/秒X8=960bps）
7,同步和异步通信的特点？
（P61）
1）同步通信：
指由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件
工作速度差异较大时，总线工作效率明显下降。
a）优点：
规定明确，统一，模块间的配合简单一致；
b）缺点：
主从模块间的时间配合属于强制性的“同步”，必须在限定时间内完成。
2）异步通信：
指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方式
较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工
作效率。
第四章
1,存储器的分类？
（作用，存储介质，表达方式）
砒RAM
遍恚RAM
f主存诵签zMROM
亠PRO时
■貝iff存WSROMi
|EPKOM
存橋器彳快揮型存倩器FlMhMemoryIFEPROM
辅存储器・盘墙
I
l级冲存储署
作用：
主存和辅存。
存储介质：
磁盘，半导体。
表达方式：
之都和可读。
2,说明计算机中存储器的分层结构及目的（P71，图4.2）
存储器速度、容量、位价的关系
CPU
——>
主存
<
—»
—主存层次
主存一辅存层次
缓存一主存层次和主存一辅存层次
存储器的层次结构主要体现在Cache主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，
CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果（整个存储系统即便宜又快）。
3,试说SRAM（静态）和DRAM（动态）的各自特点？
1）SRAM（静态）：
利用触发器原理，应用于缓存，成本高，功耗高，速度快，集成度低。
2）DRAM（动态）：
利用电容原理，应用于主存，成本低，功耗低，速度慢，集成度高。
4，理解ROM芯片的存储原理（内存多大，每个单元的内容）？
ROM是ReadOnlyMemory的缩写，ROM在系统停止供电的时候仍然可以保持数据。
5,存储芯片引脚与容量之间的关系？
有多少的单元与数据线有关
不同型号的SRAM芯片的存储容量不同，可根据芯片的地址线数量和数据线数量确定芯片的存储容量，若芯片的地址线数量为N，数据线数量为M，则芯片的存储容量为2NXM
（bit）或2NXM/8（BYTE。
从SRAM芯片的型号的型号也可知该芯片的存储容量，例：
6116，容量为16Kb或2KB;
6264，容量为64Kb或8KB
6,存储芯片扩展存储器。
7,海明码与CRC码（选一个考）。
8，提高访存速度有哪些措施？
单体多字,多体并行,使用高性能的芯片。
9,cache的作用以及原理？
cache主存地址映射？
（例4.9）
1）作用：
高速缓冲存储器一种特殊的存储器子系统,其中复制了频繁使用的数据以利于快速访问。
存储器的高速缓冲存储器存储了频繁访问的RAM位置的内容及这些数据项的存储地址。
当处理器引用存储器中的某地址时,高速缓冲存储器便检查是否存有该地址。
如果存有该地址,则将数据返回处理器；如果没有保存该地址,则进行常规的存储器访问。
因为高速缓冲存储器总是比主RAM存储器速度快,所以当RAM的访问速度低于微处理器的速度时,常使用高速缓冲存储器。
2）原理：
当CPU读取主存中的一个字时，该字的主存地址被发给Cache和主存，
此时，Cache控制逻辑依据地址判断该字当前是否存在于Cache中：
若在，该字立即被
从Cache传送给CPU;若不在，则用主存读周期把该字从主存读出送到CPU,同时把
含有这个字的整个数据块从主存读出送到Cache中,并采用一定的替换策略将Cache中的某一块替换掉，替换算法由Cache管理逻辑电路来实现。
3）cache主存地址映射：
由主存地址映射到cache地址的映射成为地址映射。
a）直接映射（固定关系）：
主存的每一块只能映射到Cache的一个特定块上直接相联映射方式的优点是比较电路最简单，但缺点是Cache块冲突率较高，
从而降低了Cache的利用率
b）全相连映射（灵活性大的关系）：
全相联映射是指主存中任一块都可以映
射到Cache中任一块的方式
全相联映射方式的优点是Cache的空间利用率高，但缺点是相联存储器庞大，比较电路复杂，因此只适合于小容量的Cache之用。
c）组相连映射（折中）：
全相联映射和直接相联映射可以看成是组相联映射的两个极端情况
课本P120:
例4.9
10,主存与辅存的特点对比？
（P120）
1）主存：
内存（主存）直接给CPU提供存储,高速,低容量,价格贵,不能永久保存数据，断电消失，需要从辅存中重新调入数据。
常见主存有：
CPU的高速缓存，电脑的内存条等。
2）辅存：
外存（辅存）给主存提供数据,低俗,大容量,价格低,能永久保存数
据。
所以更高缓存的CPU和更大的内存能够大大提升系统的性能。
常见辅存有：
硬盘、
光盘、U盘、磁盘、移动硬盘等。
11,磁盘的存储原理,计算（课后题4.12,4.13）
4.11一个8KX8位的动态RAM芯片，其内部结构排列成256X256形式，存取周期为0.1卩s。
试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少？
解：
采用集中刷新方式刷新间隔为:
2ms,其中刷新死时间为：
256X0.1卩s=25.6卩s
采用分散刷新方式刷新间隔为：
256X0.1卩=25.6卩s
采用异步刷新方式刷新间隔为:
2ms
4.12：
画出用1024X4位的存储芯片组成一个容量为64KX8位的存储器逻辑框图。
要求将64K分成4个页面，每个页面分16组,指出共需多少片存储芯片。
解：
设采用SRAM芯片，则：
总片数=（64KX8位）/（1024X4位）=64X2=128片
题意分析：
本题设计的存储器结构上分为总体、页面、组三级，因此画图时也应分三级画。
首先应确定各级的容量：
页面容量=总容量/页面数=64KX8/4=16KX8位，4片16KX8字串联成64KX
8位
组容量=页面容量/组数=16KX8位/16=1KX8位，16片1KX8位字串联成16KX8位
组内片数=组容量/片容量=1KX8位/1KX4位=2片，两片1X4位芯片位并联成1KX8位
4．13：
设有一个64KX8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？
欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。
解：
存储基元总数=64KX8位=512K位=219位；
思路：
如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，因为地址位数和字数成2的幂的关系，可较好地压缩线数。
解：
设地址线根数为a,数据线根数为b，则片容量为：
2aXb=219;
b
=2
的（
19
-a）
次方；
若
a
=19，
b
=1，
总和
=19+1
=20；
a=
18，
b=
2，
总和
=18+2=
20；
a=
17，
b=
4，
总和
=17+4=
21；
a=
16，
b=
8，
总和
=16+8=
24；
由上可看出：
片字数越少，片字长越长，引脚数越多。
片字数减1、片位数均按2的幂
变化。
结论：
如果满足地址线和数据线的总和为最小,这种芯片的引脚分配方案有两种：
地址线=19根,数据线=1根；或地址线=18根,数据线=2根。
第六章
1,给一个确定字长,要写出定点整数的表述范围。
2,给一个十进制数,化为二进制数,最终以浮点数输出。
（浮点数格式已知）
3,给一个确定字长的浮点数,算浮点数表示的最小值和最大值是多少。
4,尾数和阶码之间的关系，（P231，例6.3）
尾数分配多,精度高,范围小
阶码分配少，精度低，范围大
5，定点数和浮点数的特点比较？
定点数（运算快，简单）：
定点表示法运算直观，但数的表示范围较小，不同的数运算时要考虑比例因子的选取，以防止溢出。
浮点数（运算慢，复杂）：
浮点表示法运算时可以不考虑溢出，但浮点运算，编程较难。
第七章
1，指令格式中由哪两部分组成，作用。
组成：
操作码和地址码。
操作码：
操作码是用来指明该指令要完成的操作，如假发、减法、传送、移位、转移等，长度可以是固定的，也可以是变化的。
地址码：
用来指出该指令的源操作的地址（一个或者两个），结果的地址以及下一条指令的地址。
2，写出几种你知道的寻址方式
1）立即寻址（特点）：
操作数本身设在指令字内，形式地址A不是操作数的地址，而是操作数本身，又称为立即数。
2）直接寻址（特点）：
指令字中的形式地址A就是操作数的真实地址。
3）隐含寻址（特点）：
指令字不明显的给出操作数的地址，操作数的诋毁隐含在操作码或某个寄存器中。
4）间接寻址（特点）：
有效地址是由形式地址间接提供的。
5）寄存器寻址（特点）：
地址码字段直接给出了寄存器的编号。
6）寄存器间接寻址
7）基址寻址
8）变址寻址
9）相对寻址
P335T3，P335T6，P335T16，P335T217.3:
什么是指令字长、机器字长和存储字长？
1）指令字长：
是指机器指令中二进制代码的总位数。
指令字长取决于从操作码的长度、操作数地址的长度和操作数地址的个数。
不同的指令的字长是不同的。
2）机器字长：
计算机一次所能够运算的最大位数，一般和运算器的字长以及CPU内部的寄存器的字长相同。
3）存储字长：
一个存储单元存储一串二进制代码（存储字），这串二进制代码的位数称为存储字长，存储字长可以是8位、16位、32位等。
7.6
亦杲指令系護字辰対16位，±6址码取4伽科方梟棱该扌詮系銀有s条三地址指
令、L6条二^址彳誇v100棗一地蛀指孕
解：
三地蛆旨令格哉吓：
解题慝甜以三地址指令格武为该指令粟境的基応格式&反此格M药基础，采用护屈剜乍码授朮，诰计出题意所雯束的地址殍3构的指令。
指令操f乍码分酉陆案如下；
40P
OOOD*
Olin
low*0300I
wm*k33，
】Q仞，111b
2；HW樂一地址指令
冗龛扁码
司用来护托一，季则旧皆令条数
100b0000j0000,
Try?
■T833®W9T■
】QgC1：
Q?
WU，
1001）D11.D,OlOOj
rrtr■e叭■wft•
lMlt1111»LIUr
itno・
卄”*冗余编码
1111.岗用来扩竟三、二、一、零地址扌談■聚数
7.16:
某机主存容量为4M1竝，且存储字长等于指令字长，若该机指令系统可完成108种操作，操作码位数固定，且具有直接、间接、变址、基址、相对、立即等六种寻址方式，试回答：
（1）画出一地址指令格式并指出各字段的作用；
（2）该指令直接寻址的最大范围；
（3）—次间址和多次间址的寻址范围；
（4）立即数的范围（十进制表示）；
（5）相对寻址的位移量（十进制表示）；
（6）上述六种寻址方式的指令哪一种执行时间最短？
哪一种最长？
为什么？
哪E一种便于程序浮动？
哪一种最适合处理数组问题？
（7）如何修改指令格式，使指令的寻址范围可扩大到4M?
（8）为使一条转移指令能转移到主存的任一位置，可采取什么措施？
简要说明之。
解：
（1）单字长一地址指令格式：
OP（7位）M（3位）A（6位）OP为操作码字段,共7位，可反映108种操作；
M为寻址方式字段，共3位，可反映6种寻址操作；
A为地址码字段，共16-7-3=6位。
（2）直接寻址的最大范围为26
=64。
（3）由于存储字长为16位，故一次间址的寻址范围为216
215
；若多次间址，需用存储字的最高位来区别是否继续间接寻址，故寻址范围为
（4）立即数的范围为-32——31（有符号数），或0——63（无符号数）。
（5）相对寻址的位移量为-32——31。
（6）上述六种寻址方式中，因立即数由指令直接给出，故立即寻址的指令执行时间最短。
间接寻址在指令的执行阶段要多次访存（一次间接寻址要两次访存，多次间接寻址要多
次访存），故执行时间最长。
变址寻址由于变址寄存器的内容由用户给定，而且在程序的执行过程中允许用户修改，而其形式地址始终不变，故变址寻址的指令便于用户编制处理数组问题的程序。
相对寻址操作数的有效地址只与当前指令地址相差一定的位移量，与直接寻址相比，更有利于程序浮动。
（7）方案一：
为使指令寻址范围可扩大到4M，需要有效地址22位，此时可将单字长
一地址指令的格式改为双字长，如下图示：
OP（7位）
MOD（3位）
A（高6位）
A（低16位）
方案二：
如果仍采用单字长指令（16位）格式，为使指令寻址范围扩大到4M，可通过
段寻址方案实现。
安排如下：
硬件设段寄存器DS（16位），用来存放段地址。
在完成指令寻址方式所规定的寻址操作后，得有效地址EA（6位），再由硬件自动完成段寻址，最后得22位物理地址。
即：
物理地址=（DS）26
+EA
注：
段寻址方式由硬件隐含实现。
在编程指定的寻址过程完成、EA产生之后由硬件自
动完成，对用户是透明的。
方案三：
在采用单字长指令（16位）格式时，还可通过页面寻址方案使指令寻址范围
大到4M。
安排如下：
硬件设页面寄存器PR（16位），用来存放页面地址。
指令寻址方式中增设页面寻
址。
当需要使指令寻址范围扩大到4M时，编程选择页面寻址方式，贝EA=（PR||A（有
效地址=页面地址“拼接”6位形式地址），这样得到22位有效地址。
（8）为使一条转移指令能转移到主存的任一位置，寻址范围须达到4M，除了采用⑺方
案一中的双字长一地址指令的格式外，还可配置22位的基址寄存器或22位的变址寄存器，使EA=（BR）+A（BR为22位的基址寄存器）或EA=（IX）+A（IX为22位的变址寄存器），便可访问4M存储空间。
还可以通过16位的基址寄存器左移6位再和形式地址A相加，也可达到同样的效果。
总之，不论采取何种方式，最终得到的实际地址应是22位。
1，什么是指令流水，可能遇到哪三种相关？
1）指令流水：
是指将一条指令的执行过程分为n个操作时间大致相等的阶段，每个阶段由一个独立的功能部件来完成，这样n个部件就可以同时执行n条指令的不同阶段，从而大大提高CPU的吞吐率。
2）三种相关：
a）结构相关：
当指令在重叠执行过程中，不同指令争用同一功能部件产生资源冲突时产生。
b）数据相关：
是流水线中的个指令因重叠操作，可能改变对操作数的读写访问顺序，从而导致了数据相关冲突。
c）控制相关：
主要是由转移指令引起的。
2，P371T8.12
第九章
1，什么是指令周期，机器周期和时钟周期？
三者有什么关系？
（P393T9.3）
1）指令周期：
CPU每取出并执行一条指令所需的全部时间叫指令周期；
2）机器周期：
是在同步控制的机器中，执行指令周期中一步相对完整的操作（指令步）所需时间，通常安排机器周期长度等于主存周期；
3）时钟周期：
是指计算机主时钟的周期时间，它是计算机运行时最基本的时序单位，对应完成一个微操作所需时间，通常时钟周期等于计算机主频的倒数。
2,P329T9.1（前两问）
第十章
1，请说明控制器的两个方式，思想各自特点？
（1），组合逻辑：
硬布线，用门电路搭建。
缺点：
复杂，不方便调试，难修改；优点：
速度快。
（2），微程序：
利用存储原理，将操作序列直接存起来，然后读出来缺点：
速度慢；优点：
开发快，方便修改，方便仿真。
升级会员 