9数电设计报告多路彩灯控制器XUPT.docx
《9数电设计报告多路彩灯控制器XUPT.docx》由会员分享，可在线阅读，更多相关《9数电设计报告多路彩灯控制器XUPT.docx（16页珍藏版）》请在冰点文库上搜索。
9数电设计报告多路彩灯控制器XUPT
数字电路课程设计报告书
——多路彩灯控制器
系部名称
：
学生姓名
：
专业名称
：
班级
：
实习时间
：
2009年12月7日至2009年12月18日
分频式三花型八路彩灯控制器
一.实验目的
1.复习数字电路知识，学会将数电理论用于实际电路中去；
2.认识常用逻辑器件，并学会使用这些芯片设计简单数字电路；
3.学会使用面包板测试设计好的逻辑电路，并使用万用表进行调试排错；
4.培养合作精神与独立完成电路的能力，初步学会自主设计、连接、调试数字电路的方法。
二.实验要求
多路彩灯控制器
在实验板上构建一个多路彩灯控制器，要求
1.至少控制8路彩灯信号，产生3种以上的花型变换；
2.彩灯用发光二极管代替；
3.花型由设计者自行确定；
三.设计题目与思路
1.彩灯花型设计：
花型1<1Hz）
花型2<0.5Hz）
花型3<1Hz）
00000001
00000001
10000001
00000011
00000010
11000011
00000111
00000100
11100111
00001111
00001000
11111111
00011111
00010000
11100111
00111111
00100000
11000011
01111111
01000000
10000001
11111111
10000000
00000000
11111110
00000000
11111100
11111000
11110000
11100000
11000000
10000000
00000000
2.实现思想简述：
为了实现符合上述花型的数字逻辑电路，需要考虑以下五个问题：
1.如何产生时钟信号？
2.如何分别实现每种花型？
3.如何在花型之间进行自动转换？
4.如何在花型结束后继续重头开始循环？
5.如何控制分频？
以上五个问题可以通过以下方法实现：
1.时钟信号的产生：
555定时电路接线简单，其产生的时钟对于低速数字系统已经足够使用，故采用EN555芯片设计时钟电路以产生1Hz的时钟信号。
2.花型的实现：
以上设计的三种花型使用移位寄存器（74LS194>实现较为方便，故选用移位寄存器来实现以上花型控制。
花型一、二需要将两个移位寄存器串联使用，具体方法是将右边四个灯所在的移存型寄存器最左端输入给左边四个灯所在的移位输入端。
其中花型一仅需要将移位控制置为左移，将最左端的输出通过一个非门在输入给移位输入端即可实现该功能，而花型二则需要通过一个D触发器（74LS74>来实现，当第7个彩灯<如不做说明，这里及以后的第X个彩灯均指从左向右数第X个彩灯）点亮时，给D触发器一个信号，使其跳变为0，这里采用D触发器的异步清零端较为合适，将彩灯信号取非后置入D触发器的异步清零端，即可使D触发器输出为0，并将其输给移位寄存器输入端。
即可实现花型二的效果，这里需要保证D触发器的时钟信号仅输入一个上升沿，可以用节拍器来实现。
3.花型的自动切换：
为了实现花型的自动切换，较为简便且高效的办法是记下该三种花型总耗时，然后在花型切换的时刻，使用判决电路进行切换，实现该功能需要一套计数逻辑，可使用74LS161进行计数，为了判决状态后实现花型，故使用八选一数选器（74LS151>辅助相关的门电路实现花型自动切换功能。
4.花型的自动循环
由于采用了计数器进行节拍计数，故只需要将计数器采用复位的方法进行清零即可实现花型自动循环。
5.分频选择器设计
计数器本身就具有分频的功能，可以实现模2分频计数，这里需要设计的是分频选择器。
设计一个控制端ENABLE，使得当ENABLE为1时分频，否则保持原频率，初步设计如下：
当ENABLE为0时，A门输出始终为1，此时CP_OUT为CP的非输出给移位寄存器，实现了原频率计数；
当ENABLE为1时，CP_OUT=~（~CPX2>&CP,可实现分频脉冲；
该分频选择器原理图如下：
该分频选择器波形如下（当ENABLE为1时>
即实现了可控分频器功能
四.使用元器件
1.设计所需的元件有：
器件名称
功能描述
数量
用途
74LS00P
2输入端四与非门
2个
花型节拍条件判决
74LS04P
六反相器
2个
花型节拍条件判决控制、时钟延迟
74LS151N
8选1数据选择器
1个
花型转移的部分控制
74LS74AN
正触发双D触发器
1个
第二种花型的条件移位输入控制
74LS194AN
四位双向通用移位寄存器
2个
彩灯花型控制
74LS161AP
可予制四位二进制异步清除计数器
2个
节拍产生器
EN555A
555定时器
1个
1Hz时钟脉冲信号产生器
电阻150KΩ
150KΩ电阻器
1个
电阻4.7KΩ
4.7KΩ电阻器
1个
电容4.7μf
4.7μf电容器
1个
电容0.01μf
0.01μf电容器
1个
电阻1.1KΩ
1.1KΩ电阻器
2个
LED灯用限流电阻
发光二极管
发光二极管
10个
表示八路彩灯、显示时钟信号
导线
纯铜导线
若干
连接电路
面包板
面包板
1块
作为连接电路的基板
2.设计所需的工具有
工具
用途
直流稳压电源
供电
数字万用表
测试电路通断状况、测试电路电压
剥线钳
剥线
五．实验原理：
1>555定时器（EN555>
555的时钟周期满足T≈1.1RC其设计电路如下，用于产生1Hz时钟信号。
2）节拍器（74LS1612片>
节拍器电路模块如下，用于统计节拍情况。
当计到32时清零，以使得花型循环。
3）数选器（74LS151>--实现花型变换
数选器作用为当输入地址时，输出不同的信号值，进行数据选择。
这里设定输入地址为高位片的QB，QA与低位片的QD，其状态转移表如下：
地址
选择输出信号
说明
000~001
最左边彩灯取非后的信号
实现第一种花型
010~011
D触发器的输出信号
实现第二种花型
100~101
低位片的QC信号
实现第三种花型在第5拍时移位信号反转
4）D触发器（74LS74>–实现第二种花型
D触发器在该电路中用于控制第二种花型的置入：
将节拍器高位片QA接入D触发器的CP端，当第二种花型的节拍到达时<此时QA=1），将1置入触发器，此时触发器的输出1给移位寄存器，使得寄存器往左移入1；对最右边的彩灯取非接入D触发器清零端，则当最右边的彩灯为1时，将D触发器清零，则在下一个时钟沿<指移位寄存器的时钟沿，此时QA恒为1，则D触发器没有时钟上升沿输入，D触发器的输出直到下一次QA从0跳变至1时，才会变回1）将移入0，从而实现第二个花型的控制，具体方法参见原理图总图。
5）判决电路–实现第三种花型
原理图如下
该电路主要是为了实现第三种花型，当第三种花型节拍到达时，节拍器高位片QB为1，此时与非门A1输出为1，故B1输出为0，给左边四个彩灯的移位寄存器左移端置入0，同理，给右边四个彩灯所在的移位寄存器左移置入端置入1，从而实现了以下的功能：
左边四个彩灯
右边四个彩灯
移位
置入
移位
置入
左移
0
左移
1
右移
1
右移
0
同时，该电路的与非门A3，A4，将用来判决移位方向，其中A3=~（~QC（低位片>&QB>，A4=~（QC（低位片>&~QB（高位片>>，从而使得当处于第三种花型的第4拍至第5拍时，A3从0转为1相应的S1、S0从0、1转为1、0，实现了第五拍时左边四个灯移位方向由右移转为左移，同理，A4实现了第五拍时右边四个灯由左移转为右移，实现了花型三的设计要求。
六、原理图总图
原理图总图如下
七、电路的波形仿真结果
采用multsim10对电路进行仿真，波形如下<从上至下为：
节拍器时钟、移位器时钟、七个彩灯<按从右至左的顺序）），实际电路符合该仿真结果：
八.设计遇到问题与解决方案
（一>.分频选择器的静态逻辑冒险问题
在本次设计中，遇到了分频选择器的逻辑冒险问题，由于CP信号要比CP分频信号提前到达，从而导致了逻辑冒险的问题，虽然是低速的系统，但是这个问题在实际电路中依然存在，具体图形和波形如下：
分频选择器原理图
分频选择器波形解决办法：
对于该种逻辑冒险，是由于CP信号提前所致，故将CP延后即可，这里采用给CP串接6个非门的方法进行延迟，从而消除冒险，具体参见原理图总图。
（二>.节拍时钟问题
本次实验中遇到的另外一个问题为节拍器预留空间不足，在实验设计时，预留给第二个花型的节拍器空间为16拍，但是在对第二个花型进行分频之后，需要的节拍为17拍，从而导致了后续花型的错误，具体情况如下：
花型
节拍器时间
理论花型
花型
节拍器时间
理论花型
00000001
16.5
同实际
11000001
32.5
00000000
00000010
18.5
同实际
11100011
33.5
10000001
00000100
20.5
同实际
11110111
34.5
11000011
00001000
22.5
同实际
11111111
35.5
11100111
00010000
24.5
同实际
11100111
36.5
11111111
00100000
26.5
同实际
11000011
37.5
11100111
01000000
28.5
同实际
10000001
38.5
11000011
10000000
30.5
同实际
00000000
39.5
10000001
00000000
40.0
00000000
注：
节拍器时间以计数器为准，其中0.5表示移位寄存器时钟信号与节拍器时钟相反。
解决办法：
对于该问题，可以采用移位寄存器置入的方法解决，在节拍器到达32.0时，给移位器一个清零信号，可用D触发器保证该清零信号在32.5到达之前恢复为1，就可以达到设计要求，而不用对节拍器做较大幅度的修改。
（三>.面包板接线相关问题
面包板上有时有些地方接触不良，从而导致了实际电路与仿真结果不正确，遇到该问题，需要仔细排查，例如，如果花型不移动，一般是移位寄存器移位控制信号的问题，也有可能是电源或接地未接入、清零信号被接低位、置入输入为0等原因导致，可用万用表的电压档逐级向上排查，找出电压值不符合设计的点，在进一步使用万用表的二极管测试档测量电路通断，如果均没有问题，就需要考虑是不是上一级电路的问题或者是芯片损坏。
如果在测试中出现电压值在0.5~3.6范围之内，则电路一定出现了问题，一般为短路接两个输出阵脚，或者芯片已经损坏需要更换。
为了判断芯片是否损坏，比较好的办法是将疑似损坏的芯片接入别人已经测试通过的面包板内，而不是把好的芯片接入自己的电路内，以免因为自己电路的问题而损坏芯片。
九、实验总结
本次的数字电路课程设计，我共计花了约一周的时间去设计电路、仿真、修改与接线，通过本次设计，进一步复习了数字电路的相关知识，并将其实际运用，而觉得学到最多的，是整个数字电路的设计思想，即原理图设计思想，接线、排错上的思想等，大概总结如下：
1）原理图设计思想
在设计电路前，现将功能进行分解成相关模块，分别设计实现方法，然后用逻辑电路把这些模块综合在一起，解决仿真时出现的问题时，亦可采用模块化思想，推断那个模块或者模块间连接出现了问题，然后进行针对性的修改，这样可以提高设计效率，并且使得自己的思路清晰。
设计原理图时最好采用计算机软件设计，这种方法相对纯手工设计有很多好处，比如节省了画芯片和连线、修改连线的时间，从而可以使得自己的精力主要集中在电路逻辑上，而不是作图。
因此本次实验中我主要使用Multsim10进行电路设计、仿真与排错，而使用word的表格功能进行卡诺图化简，可以很方便的删去化简过的行与列，从而提高设计效率。
接线前，一定要将电路图用电脑进行仿真，以确认逻辑电路设计正确，毕竟使用软件不会出现面包板上出现的接触不良的问题，方便对自己设计的逻辑功能进行测试。
而且，相对于直接接面包板测试，可以看到一些面包板上难以判断的问题，如逻辑冒险，部分逻辑设计错误等。
2）接线思想
接线时不能一次接好，再测试，比较好的办法是先用电脑把原理图转换成为接线图，将其中的基本门电路转换为实际芯片，然后用Multsim进行排版，确定每个芯片的位置及接线方法。
按照接线图将所有芯片放在面包板上固定，注意上下芯片的针脚对齐方式，合适的对齐方式可以减少布线。
测试所有芯片每个针脚和面包板的连通状况，遇到接触不良的可以在针脚处插入细铜丝固定<以网线内的铜丝为佳，因为学校提供的铜线比芯片管脚要粗些，可能导致面包板夹紧了铜丝却未导通芯片管脚），对于仍旧无法导通的线，可以用跳线解决。
排列好芯片后，先把芯片中需要至高、低位的管脚先和高电位、地电位接好，然后测试这些管脚<直接用万用表测试管脚）与高、低电位的连通情况，以排查接触故障。
接线时，每接一根或多根线用万用表确认接触情况，测试时采用针脚对针脚的方法，以便同时找出接线错误，同时用万用表划过芯片其它针脚，以确认没有多接至其它针脚，从而及时查出接触不良与接错线的问题。
3）排错思想
排错时推荐使用万用表电压档进行测量，而不是用发光二极管，因为采用电压表进行测量可以看到异常的电压值<0.5V~3.6V），而采用发光二极管达不到这种效果。
排错时应首先研究错误现象，确定可能出现的问题的大致地方，对其进行逐级向上排查后确认故障点，采用更正逻辑错误、加固接触点或者更换损坏芯片的方法对其修复，然后在加电验证、排查下一处错误，直至所有错误均找出并修复，已将该电路全部设计功能实现为止。
除了这些设计思想之外，我还学习到了其它的很多东西，如74LSxx系列中常用芯片的使用方法，Multsim软件的使用方法等，并培养了自己独立完成任务的能力，此次课程设计让我受益匪浅。
未来的逻辑电路设计将主要采用硬件语言（VHDL、Verilog>描述，并使用可编程逻辑器件来实现，随着可编程逻辑器件功能越来越强大，成本越来越低、以其接近专用集成芯片的速度和较短的开发周期，将在未来后不久成为专用集成芯片和51单片机的替代品。
而本次的数字电路课程设计是最基本的数字门电路应用，更注重于数字电路的原理，而且通过本次实验使我学习到了电路的基本设计思想，相信即使以后主要使用编程语言进行电路设计，这些数字电路的基本设计思想也会给我莫大的帮助。
十、参考文献
1.《数字电路逻辑设计》<脉冲与数字电路第三版）王毓银主编高等教育出版社；
2.《数字电路实验指导书》张亚婷等编西安邮电学院电子与信息工程系2004；
3.74LSxx系列芯片中文资料西安邮电学院通信工程系电子设计过程考核表
学生姓名
高原
班级/学号
通工0702（xx>
承担任务实验室<单位）
电子技术教研室
所在部门
电信系
实施时间
2009年12月7日—2009年12月18日
具体内容
第一周
周一：
听老师讲授数字电路的设计方法及需要注意的问题；
周二：
选定题目，并设计电路，完成电路设计；
周三：
电路仿真；
周四：
领取元器件，开始组装电路；
周五：
组装电路；
第二周
周一：
组装电路；
周二：
老师验收电路；
周三：
写实验报告；
周四：
写实验报告；
周五：
实验总结；
……
指导教师<师傅）姓名
郑燕
职务或职称
副教授
指导教师<师傅）
对学生的评价
学习态度
□认真□一般□不认真
学习纪律
□全勤□偶尔缺勤□经常缺勤
实践能力
□很强□一般□较差
指导教师<师傅）对学生专业知识或社会实践能力等情况的意见
指导教师<师傅）签字
年月日
西安邮电学院通信工程系电子设计成绩鉴定表
学生姓名
高原
班级/学号
通工0702（xx>
进行时间
2009年12月7日—2009年12月18日
成绩鉴定
学习内容<20分）
与教案任务计划结合程度<10分）
与专业培养结合程度<6分）
其它<4分）
接受单位评价
<20分）
实践能力<10分）
学习态度<6分）
学习纪律<4分）
报告鉴定
<60分）
报告内容与实践过程紧密结合<15分）
报告内容与教案计划内容紧密结合<15分）
报告质量（主题、结构、观点、逻辑、资料、字数30分>
评阅教师姓名
郑燕
职称
副教授
成绩
评语
评阅教师签字
年月日
升级会员 