时钟报时实习报告.docx

时钟报时实习报告.docx

《时钟报时实习报告.docx》由会员分享，可在线阅读，更多相关《时钟报时实习报告.docx（12页珍藏版）》请在冰点文库上搜索。

时钟报时实习报告

北华大学

报时电子钟实习报告

姓名：

曹均富

班级：

电子15-1

学号：

201516050121

院系：

电气信息工程学院

指导教师：

曲萍萍周维芳

实习日期：

2017.5.08-5.12

目录

一、实习目的和任务2

二、软件介绍3

三、实验的基本要求4

四、电路设计5

五、实习体会12

六、参考文献12

七、教师评语13

一、实习目的和任务

1.实习目的

数字电子技术的实习是为配合数字电子技术课程而开设的实习，通过该实习将数字电子技术的基础理论教学与实践环节相结合，将传统的电子设计方法与现代电子设计自动化（EDA）技术相结合，巩固和深化了对课堂讲授的基本理论的理解能力。

培养学生根据课题需要选择参考文献，查阅手册和科技资料以及通过互联网查阅资料的能力。

通过设计方案分析比较、仿真、调试等环节，使学生能尽快地掌握先进的EDA新技术，以及具备知识的系统性和科学性，培养学生理论联系实际的能力，并具有工程设计能力和创新精神。

设计并制作一台能显示小时、分、秒的数字钟。

具体要求如下：

1、完成带时、分、秒显示的24h计时功能；

2、能完成整点报时功能，要求当数字钟的分和秒计数器计到59min51s时，驱动音响电路，四高一低，最后一声高声结束，整点时间到；

3、完成对“时”和“分”的校时，并能对秒计数器清零。

2.设计要求

设计并制作一台能显示时、分、秒的数字钟，具体要求如下：

1）能完成小时、分、秒显示的24小时计数功能；

2）能完成整点报时功能，要求当数字钟的分和秒计数器计到59分51秒时，驱动音响电路，四高一低，最后一声高音结束；

3）完成对时和分的校时，并能对秒计数器清零；

4）采用层次化、原理图设计；

5）对所完成的设计进行编译、综合、编程下载，并完成硬件调试。

2、软件介绍

1.简介

QuartusII软件是Altera公司最新版本的EDA开发软件，支持APEX系列、Cyclone系列、Stratix系列和Excalibur系列等新型系列器件的开发。

含有工作组计算、集成逻辑分析仪、EDA工具集成、多过程支持、增强重编译和IP集成等特性。

支持白万门级的设计，支持高速I/O设计，具有更强的设计能力和更快的编译高度。

QuartusII开发软件为可编程片上系统设计提供了一个完整的设计环境、快熟编译处理以及编程功能。

QuartusII输入的设计过程可分为创建工程、输入文件、项目编译、项目校验和编程下载等几步骤。

2.功能

QuartusII提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括：

可利用的原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件；

电路平面布局连线编辑；

LogicLock增量设计方法，用户可建立并优化系统，然后添加对原始系统的性能影响较小或无影响的后续模块；

功能强大的逻辑综合工具；

完备的电路功能仿真与时序逻辑仿真工具；

定时/时序分析与关键路径延时分析；

可使用SignalTapII逻辑分析工具进行嵌入式的逻辑分析；

支持软件源文件的添加和创建，并将它们链接起来生成编程文件；

使用组合编译方式可一次完成整体设计流程；

自动定位编译错误；

高效的期间编程与验证工具；

可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件；

能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。

3.软件熟悉

1、counter24

24进制计数器

功能：

实现24进制自循环

要求：

画出原理图并完成封装

原理图

封装图

2、counter60

60进制计数器

功能：

实现0进制自循环

要求：

画出原理图并完成封装

原理图

封装图

3、实验的基本要求

1、掌握组合逻辑电路、时序逻辑电路及数字逻辑电路的设计。

2、进一步巩固所学的理论知识，提高运用所学知识和解决实际问题的能力； 

3、了解数字电子时钟的原理，掌握数字钟的设计方法，熟悉集成电路的使用方法。

从而学会制作数字电子时钟。

4、而且通过数字电子钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。

5、掌握各种组合逻辑电路与时序电路的功能和使用方法。

6、学会的Max+plusⅡ软件的使用。

7、了解EDA实验箱。

四、电路设计

1.电路设计

该数字钟由秒计数器、分计数器、小时计数器、校时电路、报时电路和显示电路等几部分组成。

采用74160同步置数法链接，每来一个1HZ的上升沿，秒钟的低位74160进行一次计数，当低位计到9时，再来一个上升沿，低位清零并向高位进位。

当秒钟从零开始累加到59时使秒钟的两片160中的D0、D3、D4、D6均为一，通过与非门使置数端清零再次从零开始计时的同时给分钟一个上升沿从而是分钟计时为1，一次类推达到秒钟、分钟每到59再来一个上升沿便清零并向高位进位，时钟每到23再来一个上升沿便清零，最终实现数字计时器的功能。

其报时功能实现的方法是：

在分钟为59的前提下，①、由于有反向器所以当秒钟分别为51、53、55、57时，D3经反向器的输出均为1，而D0也都为1，所以在512HZ的作用下，通过与门，蜂鸣器可以响此时频率为512HZ，即题目中要求的“四低”。

②、当秒钟为59时，D3没有经反向器，此时D3为1，而D0也为1，故在1KHZ脉冲的作用下经过与门，蜂鸣器可以响此时频率为1KHZ，即题目中要求的“一高”。

从而实现了“四低一高”。

校对和清零：

则选用六个按键来完成校对和清零CM、CH、MT、FT、ST分别起到的作用是：

分钟的校对、小时的校对、秒钟的调零、分钟的调零、时钟的调零。

校对按键在正常时候按键的状态均置高位，当有按键被按下时通过或非门和或门使74160的脉冲恒为1从而使74160不在计数。

即完成了校对。

清零按键在正常下也是高电平，通过也“1”进过与门进行调零。

（由于开关电压不够，所以与加vcc经过与门进行清零）。

2.顶层原理图

顶层原理图由时钟模块、动态显示模块、报时模块、校时模块、分频模块、输入模块六部分组成。

其原理图如下：

3.各模块设计

1）时钟模块

（a）秒计数器

（b）分计数器

（c）小时计数器

2）动态显示模块

Display

CLOCK_Counter66

CLOCK_ENCODER

3）报时模块

CLOCK_Y

4）校时模块

CLOCK_E

5）分频模块

CLOCK_Q

6）输入模块

CLOCK_I

锁引脚

5、实习体会

短暂的一周实训已经过去了，对于我来说这一周的实训赋予了我太多实用的东西了，不仅让我更深层次的对课本的理论知识深入了理解，而且还让我对分析事物的逻辑思维能力得到了锻炼，提高了实际动手能力，下面谈一下就这一周实训中我自己的一些心得体会。

一周的实训已经过去了，我们在老师提供的实践平台上通过自己的实践学到了很多课本上学不到的宝贵东西，熟悉了对Quartus Ⅱ软件的一般项目的操作和学到了处理简单问题的基本方法。

我学习并深切了解了QuartusⅡ11.0的应用，并且掌握了QuartusⅡ11.0的基本使用方法，我感觉这一周以来，我收获颇丰，这周的实习让我又掌握了一项技能，丰富了我的知识面。

此外，还要在今后的课本理论知识学习过程中要一步一个脚印的扎实学习，灵活的掌握和运用专业理论知识这样才能在以后出去工作的实践过程中有所成果。

最后还要感谢学校为我们提供这样专业的实践平台还有周老师和曲老师在一周实训以来的不断指导和同学的热情帮助。

与老师的合作也非常愉快，老师兢兢业业,为我们排忧解难，也是让我们能学会使用QuartusⅡ11.0和成功设计出时钟的坚实保障。

总的来说，这次实训我收获很大。

六、参考文献

1、康华光电子技术基础——数字部分（第四版）高等教育出版社.2006.1

2、邹彦《数字系统设计》航空工业出版社.2007.2（第一版）

3、周维芳《电子技术实验教程》西南交大出版社.2009.8（第一版）

七、教师评语

教师评语：

成绩：

教师签字：