组成原理实验指导.docx

资源描述

组成原理实验指导.docx

《组成原理实验指导.docx》由会员分享，可在线阅读，更多相关《组成原理实验指导.docx（43页珍藏版）》请在冰点文库上搜索。

组成原理实验指导.docx

组成原理实验指导

第一章DICE－2H型计算机组成原理实验系统概述

1．1引言

DICE-2H型计算机组成原理实验仪（以下简称系统或实验计算机）是根据理工科院校计算机组成原理课程大纲的要求和计算机教学迅速发展的需要，在吸收了国内先进教学成果的基础上设计定型的。

系统采用模块化组合结构，为本科高校层次的《计算机组成原理》、《计算机组成与结构》、《逻辑设计》等课程提供了实验条件。

1．2系统组成与特点

1．2．1系统组成

系统由主板DICE-2HA和演示板DICE-2HB组成。

一、主板DICE-2HA主要由以下几部分组成

1、控制电路

①设置了31只按键开关（AN1~AN31），用于控制信号的逻辑状态设置，其状态由相应的发光二极管指示，按下开关为“1”，指示灯点亮，否则为“0”，指示灯灭。

②DIP1为置数拨动开关，用于完成数据和地址等输入。

③DIP2为时钟源选择开关，开关某位向上为选通。

④设置了3个单脉冲电路（P0~P2），P0（START）、P2（RST）按钮分别为实验电路提供启动和清零信号，P2同时为单片机提供复位信号，P1为备用。

2、实验电路

实验电路主要由运算器电路（ALUUNIT）、存贮器电路（RAMUNIT），数据通路、时序电路（CLKUNIT）、微程序控制电路（UPCUNIT）等组成。

3、显示电路

发光二极管D7~D0、A7~A0、PC7~PC0、uA4~uA0作为二进制显示，用于显示实验中数据、地址、PC值、微地址用。

4、配备通用面包板、GAL器件插座，以便支持逻辑电路扩展实验。

5、电源

在实验仪中配备了开关电源：

交流输入电压220V，50Hz，直流输出电压5V，5A。

二、演示板DICE-2HB主要由以下几部分组成

1、单片机控制单元（MPUUNIT）

该单元采用AT89C51单片机管理实验计算机内部资源（以下简称寄存器）和操作状态。

2、显示单元（DISPLAYUNIT）

24位数码管对应于12个寄存器单元，动态显示实验计算机当前操作的结果，发光二极管对应于当前寄存器操作状态，其中BUSUSEFLAG（总线占用标志）发光二极管组用于显示数据总线占用指示，某灯点亮表示该寄存器输出占用总线，由于实验计算机内部数据总线公用，一般某一时刻只允许一个寄存器输出占用总线，否则会引起总线混乱。

三、系统组成框图

另图见P13页。

1．2．2系统特点

由于系统的模块化，学生可通过一系列积木式实验，同时通过演示板可观察实验结果，对CPU内部的运算功能、控制功能、总线结构、指令系统的设计和微指令的实现以及CPU内部如何工作有直观、深刻的认识。

在各项分实验的基础上，通过自已设计并实现一台模型机的运行。

从而对计算机的原理、结构，从部件到各系统，直到整机有一个形象的、生动的、本质的认识。

有利于培养学生的动手能力，创造性分析问题和解决问题的能力。

1．3系统通用电路简介

一、通用操作部分

1、31个逻辑开关AN1～AN31（见图2A）

ANi输出对应于开关设置的相应逻辑值，开关按下时为逻辑“1”，常态时为逻辑“0”。

2、31个电平显示电路（见图2B）

图2A逻辑开关电路图图2B电平显示电路图

当输入端接高电平时，发光管显示亮，当输入端接低电平时，发光管不显示（灭）。

3、三个单脉冲电路（电路见图3）

每个电路的输出对应于二个输出端P＋、P－。

每按一下按钮，在相应的输出端输出正、负脉冲各一个。

图3单次脉冲电路图

二、时钟电路（见图4）

提供一组方波信号发生器，输出频率F0为250KHZ，F1为500KHZ，F2为1MHZ，F3为2MHZ，此方波信号为实验时钟及产生时序信号的时钟。

图4时钟电路图

三、时序发生器及启停电路（见图5）

图5时序发生器及启停电路

MF为时钟输入端，时钟频率可从F0～F3中选择一个。

TJ、DP为单步停机控制信号，当某一或二个都为高电平“1”时，此时，时序发生器处于停机或单步状态。

即每按一次启动按钮P0（P0和P0已接入）产生一拍时序信号T1、T2、T3、T4。

当TJ、DP都为低电平时，按一次启动按钮P0，产生连续时序信号，CLR接P2（已接入）作清除按钮。

连续输出时序波形见图6所示。

T1、T2、T3、T4有二组输出信号，以提高负载能力。

图6连续输出时序波形图

四、接口定义

UBINUPCOUT

此座信号来自逻辑开关并此座信号为微控器

已连到实验电路控制端单元输入/输出信号

CZ1、CZ3CZ2、CZ4

CZ2为输出信号

CZ4为输入信号

CZ1为输出信号

CZ3为输入信号

1．4系统控制信号引脚定义及说明

下列控制信号由逻辑开关或微控制器输出信号提供。

1、S3S2S1S0：

ALU操作选择信号，以控制执行16种算术操作或16种逻辑操作中的一种操作。

2、M：

ALU操作方法选择信号端。

M＝0执行算术操作；M＝1执行逻辑操作。

3、Cn：

进位标志信号。

/Cn＝0表示ALU运算时最低位加进位1；/Cn＝1，则表示无进位。

4、LDAR：

将SW7～SW0逻辑开关量或程序计数器的内容打入到地址寄存器AR中，产生RAM的地址。

5、/CE：

RAM片选信号，CE＝0时RAM6116被选中。

6、WE：

RAM读写控制信号。

当CE＝0时，如WE＝0为存贮器读；如WE＝1为存贮器写。

7、LDDR1：

控制把总线上的数据打入运算暂存器DR1。

8、LDDR2：

控制把总线上的数据打入运算暂存器DR2。

9、SW-BUS：

控制八位数据开关SW7～SW0的开关量是否送到总线，低电平有效。

l0、ALU-BUS：

控制运算器的运算结果是否送到总线BUS，低电平有效。

l1、LDPC：

程序计数器PC计数控制信号，LDPC＝l时，在时序信号上升沿到来时，程序计数器PC地址加1。

l2、/LOAD：

LOAD＝0时，PC程序计数器处于并行置数状态，LOAD＝l时，PC处于计数状态。

l3、/UP：

微地址寄存器输出控制信号，UP＝0，微地址信号输出。

l4、PC-BUS：

控制程序计数器的内容是否送到总线BUS，低电平有效。

l5、R0-BUS：

控制发送数据信号，将寄存器R0的数据发送到总线上，低电平有效。

l6、R1-BUS：

控制发送数据信号，将寄存器的Rl数据发送到总线上，低电平有效。

l7、R2-BUS：

控制发送数据信号，将寄存器R2的数据发送到总线上，低电平有效。

l8、LDIR：

控制把总线上的数据（指令）输入到指令寄存器IR中。

l9、LDR0：

控制把总线上的数据打入寄存器R0。

20、LDRl：

控制接收数据信号，将总线上的数据打入到寄存器R1。

2l、LDR2：

控制接收数据信号，将总线上的数据打入到寄存器R2。

22、TJ、DP：

时序发生器的停机单步控制信号端。

当TJ、DP均为低电平时，按一次P0按键，产生连续时序信号Tl、T2、T3、T4。

当DP、TJ中某一或二个均为高电平时，时序发生器处于单拍状态，按一次P0，产生一拍（单拍）时序信号Tl、T2、T3、T4。

23、IR7～IR5：

指令寄存器的IR7、IR6、IR5输出信号，输入至微程序控制器修改微地址的信号。

24、SWE：

微程序控制器的微地址修改信号。

SWE已接逻辑开关，先按下CLR（即P2）清零键，使微地址为全0时；将逻辑开关SWE从“l”→“0”→“1”（相当于负脉冲），微地址修改为l0000，使机器处于写RAM微程序。

25、SRD：

微程序控制器的微地址修改信号。

SRD己接逻辑开关，先按下CLR（即P2）清零键，使微地址为全0时，将逻辑开关SRD从“l”→“0”→“l”（相当于负脉冲），微地址修改为01000，使机器处于读RAM的微程序。

26、Tl～T4：

时序信号发生器提供的四个标准时序输出信号，可以采用单拍或连续两种方式输出。

27、MF：

时序发生器的时钟输入端，从F0、Fl、F2、F3中任选一个。

28、F0～F3：

时钟源输出信号端，F0输出频率为250KHz，Fl输出频率为500KHz，F2输出频率为1MHz、F3输出频率为2MHz。

29、P0、P0、Pl、Pl、P2、P2：

单次脉冲（按键）输出端。

P为正脉冲，P为负脉冲。

其中P0，P0为时序发生器启动控制信号，按一次P0，时序发生器可输出一拍或连续时序信号T1、T2、T3、T4。

P2为复位按键，按一次P2可使实验计算机、单片机复位。

30、Cn+4：

ALU的进位输出端，Cn+4＝0表示运算后有进位输出。

31、P

（1）：

微程序控制器输出的修改微地址P

（1）标志信号。

用于机器指令的微程序分支测试。

32、D7～D0八位数据通路的8条总线，D7为高位，D0为低位。

33、A7～A0存贮器RAM的地址输入信号，A7为高位，A0为低位。

34、PC7～PC0：

程序计数器PC输出信号端，PC7为高位，PC0为低位。

此信号己连接到逻辑电平指示灯上，以监视PC值变化。

35、SW7～SW0八位数据输入端，在SW-BUS有效时，将八位数据输入到总线。

（开关向上为1，向下为0）

36、uA4～uA0：

微程序控制器的微地址输出信号，uA4为高位，uA0为低位。

此信号己接有指示灯，可监视微地址变化。

37、CLR：

清零信号输入端，已连接单次脉冲P2按键。

注意1：

WE存储器读写信号，由于接至RAM时，经过了与非门，因此实际运用时，WE＝0为存储器写，WE＝1为存储器读。

注意2：

LDR0、LDR1、LDR2、LDDR1、LDDR2、LDAR、LDPC、LDIR、WE控制信号受时序信号T3或T4控制，当上述信号为高电平时，T3信号或T4信号上升沿到来时，该信号才起作用。

1．5系统技术指标

⑴机器字长8位，即运算器、内存、数据总线、地址总线等都是8位。

⑵指令系统中，基本指令系统为8位，指令简炼、实用。

⑶系统支持内存为256字节。

⑷主频为250KHz～2MHz。

⑸运算器由2片74LS181级联而成，片间采用串行进位方式传递进位信号ALU内部有实现16种算术与逻辑运算功能。

⑹控制器采用微程序控制，在实验仪上可进行8位字长具有5条指令的计算机系统实验，此微程序已固化在3片2764芯片中。

实验者也可方便地修改已有的微程序监控设计或加进若干条自己设计的新指令，新老指令可同时运行。

⑺系统支持最底层的手工操作方式的输入/输出和机器调试。

1．6系统使用与初始化

实验前必须仔细阅读本节，某些说明在实验指导中不再赘述。

①标识定义

a．数码管定义

ALU：

运算器输出结果

DR1：

暂存器1

DR2：

暂存器2

R0：

工作寄存器0

R1：

工作寄存器1

R2：

工作寄存器2

RAM：

内存结果

AR：

内存地址

PC：

程序计数器

IR：

指令寄存器

uAR：

微地址寄存器

INPUT：

输入缓冲器

b．发光二极管定义

LALU：

运算器输出指示

LEDR1：

暂存器1锁存指示

LEDR2：

暂存器2锁存指示

LER0：

工作寄存器0锁存指示

LER1：

工作寄存器1锁存指示

LER2：

工作寄存器2锁存指示

LEAR：

内存地址锁存指示

LEPC：

PC装载指示

LEIR：

指令寄存器输入指示

RDY/BUSY：

正常闪动表示管理单片机处于待命准备状态，由闪动转为常亮或灭表示单片机忙（处于中断服务状态）。

LCMB：

数据总线公用指示，该指示灯组由闪动→常亮，表示有寄存器输出占用总线，具体哪个寄存器输出由BUSUSEFLAG发光管指示，某灯点亮，表示该单元输出占用总线。

D0～D7：

二进制显示数据总线值

A0～A7：

二进制显示内存地址值

PC0～PC7：

二进制显示PC计数器值

uA4～uA0：

二进制显示微地址值

②确认已连好CZ1→CZ3，CZ2→CZ4，并按下表置逻辑开关状态，开关按下为“1”，否则为“0”。

/SW-BUS

/ALU-BUS

/R0-BUS

/R1-BUS

/R2-BUS

/CE

/PC-BUS

③将标有220V的电源线插头插入市电插座，接通开关，+5VLED指示灯亮，表示系统电源工作正常，RDY/BUSY灯正常闪动表示单片机处于待命准备状态，按P2（RST）键，使单片机、实验计算机手动复位。

④初始化设置

a．按下表置逻辑开关状态

DIP1

DIP2

LDAR

/CE

LDDR1

LDDR2

/SW-BUS

/ALU-BUS

LDPC

/LOAD

/PC-BUS

/R0-BUS

/R1-BUS

/R2-BUS

LDR0

LDR1

LDR2

LDIR

操作状态说明：

通过上表设置，初值置数00，时钟源f0（250KHz），机器处于单步状态。

此时总线控制信号只有/SW-BUS、/RD-RAM有效，总线占用标志灯/SW-BUS、/RD-RAM点亮，同时LCMB总线指示灯组闪动几下后转为常亮，表明此时INPUT、RAM两单元输出占用总线，此时RDY/BUSY灯亮或灭表示单片机正处于忙态（中断服务）。

如其它总线控制信号/XX-BUS有效，以此类推。

b．按一下启动按键P0（START），各寄存器单元值应为下表

DR1

DR2

INPUT

RAM

UAR

ALU

操作状态说明：

通过b操作，使各寄存器单元初值为0（ALU除外），同时发光二极管LEDR1、LEDR2、LER0、LER1、LER2、LEAR、LEPC、LEIR先后闪动转为常亮，表示实验计算机在时序信号控制下，对相应单元给出写入指示，并保留当前操作状态。

⑤关于总线控制信号/XX-BUS说明：

实验时，总线控制信号一般在同一时刻只允许一个有效，不允许有二个或几个同时有效，以免引起总线混乱，如有其它总线控制信号进入，应等原总线控制信号退出后方可进入。

第二章实验指导

实验一运算器组成实验

一、实验目的

⑴掌握运算器单元（ALU）的工作原理。

⑵熟悉运算功能发生器（74LS181）的组合功能。

⑶按给定数据，完成几种指定的算术逻辑运算。

二、实验电路

三、实验原理

运算器实验是在ALUUNIT单元电路上进行，控制信号、数据、时序信号由实验仪的逻辑开关电路和时序发生器提供。

SW7～SW0八个逻辑开关用于产生数据，并发送到总线上。

DR1、DR2为运算暂存器，LDDR1、LDDR2为运算暂存器的输入控制信号，将总线上的数据输入到暂存器DR1、DR2；通过S3、S2、S1、S0、M、/Cn的选择，可实现对ALU算术操作和逻辑操作。

在ALU→BUS控制信号作用下将运算结果送到总线BUS上。

实验时，实验电路图连线已连好，只需根据表l步骤进行实验。

S3、S2、S1、S0、M、/Cn、LDDRl、LDDR2、ALU→BUS、SW→BUS信号，本次实验中这些控制信号与对应逻辑开关都已接好，由逻辑开关模拟这些控制信号。

LDDR1、LDDR2同T4信号进行定时。

当T4信号上升沿到来时，LDDR1、LDDR2才起作用。

四、实验步骤

1、预置下表逻辑开关状态（本次实验中下表状态不变）

DIP2

LDAR

/CE

LDPC

PC-BUS

R0-BUS

R1-BUS

R2-BUS

LDR0

LDR1

LDR2

LDIR

通过上表操作使实验是在单步状态下进行DR1、DR2的数据写入及运算，以便能清楚地观察每一步的运算过程，同时关闭一些与本次实验无关的信号。

2、实验步骤按表1进行。

实验时，对表中的逻辑开关进行操作置1或0，在对DR1、DR2存数时，按单次脉冲键P0（产生单拍T4信号）。

表1中带×的为随机状态，它不管是高电平还是低电平，不影响运算器的运算操作。

总线D7～D0上接电平指示灯，显示公共总线数据结果。

表中列出运算器实验任务的部分步骤，16种算术操作和16种逻辑操作只列出了前面4种，其它实验步骤同表1相同。

带↑的地方是按一次单次脉冲P0，无↑的地方则不要按单次脉冲P0。

表1运算器实验步骤与显示结果表

S3S2S1S0

/Cn

LDDR1

LDDR2

/SW→

BUS

/ALU→

BUS

SW7～

SW0

D7～D0

ALU

DR1

DR2

注释

INPUT

××××

55H

××

××××

AAH

××

××××

55H

↑

××

55H

××

向DR1送数

××××

AAH

↑

××

55H

AAH

向DR2送数

1111

××

55H

AAH

读出DR1数

1010

××

AAH

55H

AAH

读出DR2数

××××

AAH

↑

××

AAH

向DR1送数

××××

55H

↑

××

AAH

55H

向DR2送数

0000

××

AAH

55H

算术运算

0000

××

ABH

AAH

55H

算术运算

0000

××

55H

AAH

55H

逻辑运算

0001

××

FFH

AAH

55H

算术运算

0001

××

00H

AAH

55H

算术运算

0001

××

00H

AAH

55H

逻辑运算

0010

××

AAH

55H

算术运算

0010

××

ABH

AAH

55H

算术运算

0010

××

55H

AAH

55H

逻辑运算

0011

××

FFH

AAH

55H

算术运算

0011

××

00H

AAH

55H

算术运算

0011

××

00H

AAH

55H

逻辑运算

实验二存贮器实验

一、实验目的

⑴掌握静态存贮器RAM的工作特性及使用方法。

⑵了解存贮器是怎样在时序信号控制下写入和读出数据的。

二、实验电路

三、实验原理

存贮器实验电路由RAM（6116）、AR（74LS273）等组成。

SW7～SW0为逻辑开关量,以产生地址和数据；寄存器AR输出A7～A0提供存贮器地址，通过显示灯或AR数码管可以显示地址，D7～D0为总线，通过显示灯可以显示公共总线数据，存贮器内容，可以通过RAM数码管显示。

当LDAR为高电平时，SW-BUS为低电平时，T3信号上升沿到来时，开关SW7～SW0产生的地址信号送入地址寄存器AR。

当CE低电平，WE为高电平，SW-BUS为低电平，T3上升沿到来时，开关SW7～SW0产生的数据写入存贮器的存贮单元内，当CE为低电平，WE为低电平，SW-BUS高电平，T3上升沿到来时，存贮器为读出数据，RAM数码管显示读出数据。

实验中，除T3信号外，/CE、WE、LDAR、SW-BUS为电位控制信号，因此通过对应逻辑开关来模拟控制信号的电平，而LDAR，WE控制信号受时序信号T3定时。

四、实验步骤

1、预置下表逻辑开关状态

DIP2

LDDR1

LDDR2

/ALU-

BUS

LDPC

/PC-

BUS

R0-

BUS

R1-

BUS

/R2-

BUS

LDR0

LDR1

LDR2

LDIR

通过上表操作选择时钟频率f0（250KHz），使实验在单步状态下进行，同时关闭一些与本实验无关的信号。

2、实验步骤按表2进行，实验对表中的开关进行置1或置0，即对有关控制信号置1或置0。

表格中只列出了存贮器实验实验步骤中的一部分，即对几个存贮器单元进行了读写，其它单元的步骤同表格相同。

表中带↑的地方是按一次单次脉冲P0。

注意：

表中列出的总线显示D7～D0及地址显示A7～A0，显示情况是这样的，在写入RAM地址时，由SW7～SW0开关量地址送至D7～D0，总线显示SW7～SW0开关量，而A7～A0则显示上一个地址，在按P0后，地址才进入RAM，即在单次脉冲（T3）作用后，A7～A0同D7～D0才显示一样。

表2存贮器实验步骤显示结果表

SW-BUS

LDAR

/CE

SW7～

SW0

D7～D0

A7～A0

RAM

INPUT

00H

↑

00H

××

地址00写入AR

00H

↑

00H

数据00写入RAM

10H

↑

10H

××

地址10写入AR

10H

↑

10H

数据10写入RAM

00H

↑

00H

××

地址00写入AR

00H

↑

00H

读RAM

10H

↑

10H

××

地址10写入AR

10H

↑

10H

读RAM

40H

↑

40H

××

地址40写入AR

FFH

↑

40H

FFH

数据FF写入RAM

42H

展开阅读全文