合肥工业大学计算机组成原理实验报告DOC.docx
《合肥工业大学计算机组成原理实验报告DOC.docx》由会员分享，可在线阅读，更多相关《合肥工业大学计算机组成原理实验报告DOC.docx（27页珍藏版）》请在冰点文库上搜索。
合肥工业大学计算机组成原理实验报告DOC
实验一基本运算器实验
一、实验目的
了解运算器的组成结构；掌握运算器的工作原理。
二、实验内容
1、连线说明：
ALU单元：
S0..S3（JP18）
——
开关区单元：
K20..K23（JP89）
ALU单元：
Wa、wB、rALU、CN_I（JP19）
——
开关区单元：
K15..K12（JP92）
ALU单元：
ALU_D0..ALU_D7（JP25）
——
扩展区单元：
JP62
ALU单元：
IN0..IN7（JP22）
——
开关区单元：
K0..K7（JP97）
2、打开实验仪电源，按CON单元的nRST按键，将ALU的A、B、FC、FZ、FS、I清零；如果EXEC键上方指示灯不亮，请按一次EXEC键，点亮指示灯，表示实验仪在运行状态。
3、给暂存器A赋初值
（1）拨动开关区单元的K7..K0开关，形成二进制数01011000（或其它值）；指示灯亮，表示该位是‘1’，灭为‘0’。
（2）拨动开关区单元K15（wA）、K14（wB）、K13（rALU）、K12（CN_I）开关，赋wA=0（允许写A）、wB=1（禁止写B）、rALU=1（不允许ALU输出）、CN_I=0，按CON单元的STEP按键一次,产生一个T1的下降沿，将二进制数01011000写入暂存器A中，ALU单元的A_7…A_0LED上显示A中的值
4、给暂存器B赋初值
5、赋wA=1（禁止写A）、wB=1（禁止写B）、rALU（K10）=0,按uSTEP键，进入T3节拍，
节拍
DS169
DS168
T1、T2、T3无效
（T1=0、T2=0、T3=0）
0
0
T1
（T1=1、T2=0、T3=0）
0
1
T2
（T1=0、T2=1、T3=0）
1
0
T3
（T1=0、T2=0、T3=1）
1
1
说明：
1-亮；0-灭
当rALU（K13）=0，如果S3S2S1S0的值是0000时，T2、T3节拍时，允许ALU结果输出；S3S2S1S0的值是其它数值，T3节拍时，允许ALU结果输出，显示于扩展区的二位数码管、DS94..DS101的LED上。
6、根据后边的“运算结果表”，改变K20（S0）、K21（S1）、K22（S2）、K23（S3）、K12（CN_I）的值，观察并记录运算器的输出。
例如：
S0=0，S1=0，S2=0，S3=0，ALU的D7_D0=58H；FC、FZ、FS、I不变。
注意：
只有按CON单元的STEP按键一次，产生一个T3的下降沿，ALU才将标志位FC、FZ、FS、I写入标志寄存器PSW中，才能在ALU单元的FZ、FC、FS、I指示灯上看到结果。
如果实验仪、PC联机操作，则可通过软件中的数据通路图来观测实验结果，方法是：
打开软件，在星研软件的工具条中选择“运算器实验”，打开运算器实验的数据通路图。
进行上面的手动操作，点击工具条上单节拍或单周期命令图标，数据通路图会反映当前运算器所做的操作。
三、实验结果及分析
运算结果表
运算类型
A
B
S3S2S1S0
CN_I
结果
逻辑运算
58
AB
0000
0
ALU=（58）FC=（0）FZ=（0）FS=（0）
58
AB
0000
1
ALU=（AB）FC=（0）FZ=（0）FS=（0）
58
AB
0001
X
ALU=（FB）FC=（0）FZ=（0）FS=（0）
0010
X
ALU=（08）FC=（0）FZ=（0）FS=（0）
0011
X
ALU=（F3）FC=（0）FZ=（0）FS=（0）
0100
X
ALU=（A7）FC=（0）FZ=（0）FS=（0）
移位运算
0101
0
ALU=（0B）FC=（0）FZ=（0）FS=（0）
0101
1
ALU=（2C）FC=（0）FZ=（0）FS=（0）
0110
0
ALU=（2C）FC=（0）FZ=（0）FS=（0）
0110（FC=0）
1
ALU=（2C）FC=（0）FZ=（0）FS=（0）
0110（FC=1）
ALU=（AC）FC=（0）FZ=（0）FS=（0）
0111
0
ALU=（B0）FC=
（1）FZ=（0）FS=（0）
0111（FC=0）
1
ALU=（B0）FC=（0）FZ=（0）FS=（0）
0111（FC=1）
ALU=（B1）FC=
（1）FZ=（0）FS=（0）
算术运算
1000
0
ALU=（03）FC=（0）FZ=（0）FS=（0）
1000（FC=0）
1
ALU=（03）FC=（0）FZ=（0）FS=（0）
1000（FC=1）
ALU=（04）FC=
（1）FZ=（0）FS=（0）
1001
0
ALU=（AD）FC=（0）FZ=（0）FS=（0）
1001（FC=0）
1
ALU=（AD）FC=（0）FZ=（0）FS=（0）
1001（FC=1）
ALU=（AC）FC=
（1）FZ=（0）FS=（0）
1010
0
ALU=（59）FC=
（1）FZ=（0）FS=（0）
1
ALU=（58）FC=
（1）FZ=（0）FS=（0）
1011
X
ALU=（57）FC=
（1）FZ=（0）FS=（0）
其它
1100
X
FC=
（1）
1101
X
EI=（0）
四、思考题
１．本实验系统中Ａ寄存器的写入在什么时刻进行？
Ｂ寄存器的写入在什么时刻进行？
能否在一个机器周期内将Ａ、Ｂ寄存器写入不同的数据？
答：
①按住STEP，CK由高变低，寄存器A的黄色灯亮，表明选择A寄存器。
放开STEP，CK由低变高，产生上升沿，数据55H被写入A寄存器。
②按住STEP，CK由高变低，寄存器B的黄色灯亮，表明选择B寄存器。
放开STEP，CK由低变高，产生上升沿，数据33H被写入B寄存器。
③不允许在一个机器周期内将Ａ、Ｂ寄存器写入不同的数据。
２．本实验系统中ＡＬＵ的求补功能与８０８６ＣＰＵ的求补指令功能是否相同？
答：
本实验系统中ＡＬＵ可对8位位变量进行逻辑“AND”、“OR”、“XOR”循环、求补、清零等基本操作，还可以进行加、减、乘、除等基本运算。
而8086处理器的逻辑运算是16位。
实验二存储器实验
1、实验目的
1、 掌握简单运算器的数据传送组成原理。
2、 验证算术逻辑运算功能发生器74LS181的组合功能。
二、实验原理
1、总线原理：
由于本系统内使用8根地址线，8根数据线，所以使用1拍你74LS255作为数据总线，另一片74LS244作为地址总线，总线把整个系统分为内部数据、地址总线和外部数据、地址总线，由于数据总线需要进行由内、外部数据交换，所以由BUS信号来控制数据流向，当BUS=1时数据由内到外，当BUS=0时，数据由外到内。
2、由于本系统内使用8根地址线，8位数据线，所以6264的A8~A12接地，其实际容量为256,6264的数据、地址总线已经接在总线单元的外部总线上。
存储器有3个控制信号：
地址总线设置存储地址，RM=0时，把存储器中的数据读出到总线上；当WM=0，并且EMCK有一个上升沿，把外部总线上的数据写到存储器中。
图7-6-1存储器实验原理图
实验所用的半导体静态存储器电路原理如图7-6-1所示，该静态存储器由一片6116（2Kx8）构成，其数据线（D7~D0）以8芯扁平线方式和数据总线（D7~D0）相连接，地址线由地址锁存器（74LS273）给出，该锁存器的输入/输出通过8芯扁平线分别连至数据总线接口和存储器地址接口。
地址显示单元显示AD7~AD0的内容。
数据开关经一三态门（74LS245）以8芯扁平线方式连至数据总线接口，分时给出地址和数据。
6116有3根控制线：
CS（片选线）、OE（读线）、WR（写线）。
当片选有效CS=0时，OE=0时进行读操作，WR=0时进行写操作。
本实验中将OE引脚接地，在此情况下，当CS=0、WR=1时进行读操作，CS=0、WR=0时进行写操作，其写时间与T3脉冲宽度一致。
实验时T3脉冲由【单步】命令键产生，其它电平控制信号由二进制开关模拟，其中CE、SW-B、LDAR为高电平有效，而WE为读/写（W/R）控制信号，当WE=0时进行读操作，当WE=1时进行写操作。
图7-6-2实验连线示意图
按图7-6-2所示，连接实验电路：
①总线接口连接：
用8芯扁平线连接图7-6-2中所有标明“”或“”或“”图案的总线接口。
②控制线与时钟信号“”连接：
用双头实验导线连接图7-6-2中所有标明“”或“”图案的插孔（注：
Dais-CMH的时钟信号已作内部连接）。
在闪动的“P.”状态下按动【增址】命令键，使LED显示器自左向右第4位显示提示符“L”，表示本装置已进入手动单元实验状态。
（若当前处“L”状态，本操作可略）。
（一）内部总线数据写入存储器
给存储器的00、01、02、03、04地址单元中分别写入数据11、12、13、14、15，具体操作步骤如下（以向00地址单元写入数据11为例）：
注:
【单步】键的功能是启动时序电路产生T1~T4四拍单周期脉冲
（二）读存储器的数据到总线上
依次读出第00、01、02、03、04号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。
具体操作步骤如下（以从00地址单元读出数据11为例）：
注:
【单步】键的功能是启动时序电路产生T1~T4四拍单周期脉冲
三、实验结果及分析
实验所得结果与理论分析结果基本一致。
四、思考题
1．本实验系统中所使用的存储芯片６１１６的容量有多大？
系统中实际可访问的空间是多大？
答：
①存储器6116芯片容量2K*8位。
②实际可访存空间：
2K。
２．本实验系统中存储器的读写控制信号如何得到的？
它们各自在什么时候有效？
答：
①在CS=0下，OE=0时进行读操作，WR=0时进行写操作。
②OE引脚接地下，当CS=0、WR=1时进行读操作，CS=0、WR=0时进行写操作，其写时间与T3脉冲宽度一致。
③实验时T3脉冲由【单步】命令键产生，其它电平控制信号由二进制开关模拟，其中CE、SW-B、LDAR为高电平有效，而WE为读/写（W/R）控制信号，当WE=0时进行读操作，当WE=1时进行写操作。
实验三系统总线和具有基本输入输出功能的总线接口实验
一、实验目的
1、 理解总线的概念及其特性。
2、 掌握控制总线的功能和应用。
二、实验内容
由于存储器和输入、输出设备最终是要挂接到外部总线上，所以需要外部总线提供数据信 号、地址信号以及控制信号。
在该实验平台中，外部总线分为数据总线、地址总线和控制总线，分别为外设提供上述信号。
外部总线和 CPU 内总线之间通过三态门连接，同时实现了内外总线的分离和对于数据流向的控制。
地址总线可以为外部设备提供地址信号和片选信号。
由地址总线的高位进行译码，系统的 I/O 地址译码原理如图 4-1（在地址总线单元）。
由于使用 A6、 A7 进行译码， I/O 地址空间被分为四个区，如表 4-1 所示
为了实现对于 MEM 和外设的读写操作，还需要一个读写控制逻辑，使得 CPU 能控制 MEM和 I/O 设备的读写，实验中的读写控制逻辑如图 4-2 所示，由于 T3 的参与，可以保证写脉宽与 T3 一致，T3 由时序单元的 TS3 给出（时序单元的介绍见附录 2）。
IOM 用来选择是对 I/O 设备还是对 MEM 进行读写操作，IOM=1 时对 I/O 设备进行读写操作，IOM=0 时对 MEM 进行读写操作。
RD=1 时为读，WR=1 时为写。
1．读写控制逻辑设计实验。
（1）按照图4-4实验接线图进行连线。
首先将时序与操作台单元的开关 KK1、KK3 置为‘运行’档，开关 KK2 置为‘单拍’档，按动 CON 单元的总清按钮 CLR，并执行下述操作。
① 对 MEM 进行读操作（WR=0，RD=1，IOM=0），此时 E0 灭，表示存储器读功能信号 有效。
② 对 MEM 进行写操作（WR=1，RD=0，IOM=0），连续按动开关ST，观察扩展单元数据 指示灯，指示灯显示为 T3 时刻时，E1 灭，表示存储器写功能信号有效。
③ 对 I/O 进行读操作（WR=0，RD=1，IOM=1），此时 E2 灭，表示 I/O 读功能信号有效。
④ 对 I/O 进行写操作（WR=1，RD=0，IOM=1），连续按动开关ST，观察扩展单元数据指 示灯，指示灯显示为 T3 时刻时，E3 灭，表示 I/O 写功能信号有效。
2．基本输入输出功能的总线接口实验。
3、实验结果：
（1）根据挂在总线上的几个基本部件，设计一个简单的流程：
① 输入设备将一个数打入 R0 寄存器。
② 输入设备将另一个数打入地址寄存器。
③ 将 R0 寄存器中的数写入到当前地址的存储器中。
④ 将当前地址的存储器中的数用 LED 数码管显示。
（2）按照图 4-5 实验接线图进行连线。
（3）具体操作步骤图示如下：
进入软件界面，选择菜单命令“【实验】—【简单模型机】”， 打开简单模型机实验数据通路图。
将时序与操作台单元的开关 KK1、KK3 置为‘运行’档，开关 KK2 置为‘单拍’档，CON 单元所有开关置 0（由于总线有总线竞争报警功能，在操作中应当先关闭应关闭的输出开关，再 打开应打开的输出开关，否则可能由于总线竞争导致实验出错）， 按动 CON 单元的总清按钮 CLR，然后通过运行程序，在数据通路图中观测程序的执行过程。
① 输入设备将 11H 打入 R0 寄存器。
将 IN 单元置 00010001，K7 置为 1，关闭 R0 寄存器的输出；K6 置为 1，打开 R0 寄存器的输入；WR、RD、IOM 分别置为 0、1、1，对 IN 单元进行读操作；LDAR 置为 0，不将数据总线的数打入地址寄存器。
连续四次点击图形界面上的“单节拍运行”按扭（运行一个机器周期），观察图形界面，在 T4 时刻完成对寄存器 R0 的写入操作。
② 将 R0 中的数据 11H 打入存储器 01H 元。
将 IN 单元置 00000001（或其他数值）。
K7 置为 1，关闭 R0 寄存器的输出；K6 置为 0， 关闭 R0 寄存器的输入；WR、RD、IOM 分别置为 0、1、1，对 IN 单元进行读操作；LDAR 置为 1，将数据总线的数打入地址寄存器。
连续四次点击图形界面上的“单节拍运行”按扭，观察图形界面，在 T3 时刻完成对地址寄存器的写入操作。
先将 WR、RD、IOM 分别置为 1、0、0，对存储器进行写操作；再把 K7 置为 0，打开 R0 寄存器的输出；K6 置为 0，关闭 R0 寄存器的输入； LDAR 置为 0，不将数据总线的数打入地址寄存器。
连续四次点击图形界面上的“单节拍运行”按扭，观察图形界面，在 T3 时刻完成对存储器的写入操作。
③ 将当前地址的存储器中的数写入到 R0 寄存器中。
将 IN 单元置 00000001（或其他数值）
，K7 置为1。
关闭R0寄存器的输出；K6置为0，关闭 R0 寄存器的输入；WR、RD、IOM 分别置为 0、1、1，对 IN 单元进行读操作；LDAR 置为 1，将数据总线的数打入地址寄存器。
连续四次点击图形界面上的“单节拍运行”按 扭，观察图形界面，在 T3 时刻完成对地址寄存器的写入操作。
将 K7 置为 1，关闭 R0 寄存器的输出；K6 置为 1，打开 R0 寄存器的输入；WR、RD、 IOM 分别置为 0、1、0，对存储器进行读操作；LDAR 置为 0，不将数据总线的数打入地址寄存器。
连续四次点击图形界面上的“单节拍运行”按扭，观察图形界面，在 T3 时刻完成 对寄存器 R0 的写入操作。
④ 将 R0 寄存器中的数用 LED 数码管显示。
先将 WR、RD、IOM 分别置为 1、0、1，对 OUT 单元进行写操作；再将 K7 置为 0， 打开
R0 寄存器的输出；K6 置为 0，关闭 R0 寄存器的输入； LDAR 置为 0，不将数据总线的数打入地址寄存器。
连续四次点击图形界面上的“单节拍运行”按扭，观察图形界面，在T3时刻完成对 OUT 单元的写入操作。
3、实验结果及分析
1、存储器和输入、输出设备最终是要挂接到外部总线上，因此需要外部总线提供数据信 号、地址信号以及控制信号。
2、外部总线和 CPU 内总线之间通过三态门连接，同时实现了内外总线的分离和对于数据流向的控制。
而地址总线可以为外部设备提供地址信号和片选信号。
3.为了实现对于 MEM 和外设的读写操作，还需要一个读写控制逻辑，使得 CPU 能控制 MEM和 I/O 设备的读写
4、WR=0，RD=1，IOM=0时 E0 灭，表示存储器读功能信号有效。
WR=1，RD=0，IOM=0） 连续按动开关ST，当指示灯显示为 T3 时刻时，E1 灭，表示存储器写功能信号有效。
WR=0，RD=1，IOM=1时，E2 灭，表示 I/O 读功能信号有效。
WR=1，RD=0，IOM=1）时，观察扩展单元数据指示灯，指示灯显示为 T3 时刻时，E3 灭，表示 I/O 写功能信号有效。
5、在接线时为了方便，可将管脚接到 CON 单元闲置的开关上，若开关打到 1，等效于接到VCC；若开关打到0，等效于接到GND。
四、思考题
１．本实验系统中外设的读写控制信号如何得到的？
对外设的读、写控制信号能不能同时发出？
对存储器呢？
答：
为了实现对于MEM和外设的读写操作，需要一个读写控制逻辑，使得CPU能控制MEM和I/O设备的读写。
２．总线上的部件输出数据时为什么要加三态门？
答：
外部总线和CPU内总线之间通过三态门连接，同时实现了内外总线的分离和对于数据流向的控制。
而地址总线可以为外部设备提供地址信号和片选信号。
实验四具有中断控制功能的总线接口实验
具有DMA控制功能的总线接口实验
1、实验目的
1．掌握中断控制信号线的功能和应用。
2．掌握在系统总线上设计中断控制信号线的方法。
2、实验内容
1、实验原理：
为了实现中断控制，CPU 必须有一个中断使能寄存器，并且可以通过指令对该寄存器进行 操作。
设计下述中断使能寄存器，其原理如图4-2-1 所示。
其中EI 为中断允许信号，CPU 开中 断指令STI 对其置1，而CPU 关中断指令CLI 对其置0。
每条指令执行完时，若允许中断，CPU 给出开中断使能标志STI，打开中断使能寄存器，EI 有效。
EI 再和外部给出的中断请求信号一 起参与指令译码，使程序进入中断处理流程。
本实验要求设计的系统总线具备有类X86 的中断功能，当外部中断请求有效、CPU 允许响 应中断，在当前指令执行完时，CPU 将响应中断。
当CPU 响应中断时，将会向8259 发送两个 连续的INTA 信号，请注意，8259 是在接收到第一个INTA 信号后锁住向CPU 的中断请求信号 INTR（高电平有效），并且在第二个INTA 信号到达后将其变为低电平（自动EOI 方式），所以， 中断请求信号IR0 应该维持一段时间，直到CPU 发送出第一个INTA 信号，这才是一个有效的 中断请求。
8259 在收到第二个INTA 信号后，就会将中断向量号发送到数据总线，CPU 读取中 断向量号，并转入相应的中断处理程序中。
在读取中断向量时，需要从数据总线向CPU 内总线 传送数据。
所以需要设计数据缓冲控制逻辑，在INTA 信号有效时，允许数据从数据总线流向 CPU 内总线。
其原理图如图4-2-2 所示。
其中RD 为CPU 从外部读取数据的控制信号。
在控制总线部分表现为当CPU 开中断允许信号STI 有效、关中断允许信号CLI 无效时，中断标志EI 有效，当CPU 开中断允许信号STI 无效、关中断允许信号CLI 有效时，中断标志EI 无效。
EI 无效时，外部的中断请求信号不能发送给CPU。
2、实验步骤：
（1）按照图4-2-3 实验接线图进行连线。
（2）具体操作步骤图示如下：
① 对总线进行置中断操作（K6=1，K7=0），观察控制总线部分的中断允许指示灯EI，此时EI 亮,表示允许响应外部中断。
按动时序与操作台单元的开关KK，观察控制总线单元的指示灯INTR,发现当开关KK 按下时INTR 变亮，表示总线将外部的中断请求送到CPU。
使用电压表测量数据缓冲 74LS245 的DIR（第1 脚），显示为低，表示CPU 允许外部送中断向量号。
② 对总线进行清中断操作（K6=0，K7=1），观察控制总线部分的中断允许指示灯EI，此时EI 灭,表示禁止响应外部中断。
按动时序与操作台单元的开关KK，观察控制总线单元的指示灯INTR，发现当开关KK 按下时INTR 不变，仍然为灭，表示总线锁死了外部的中断请求。
使用电压表测量数据缓冲74LS245 的DIR（第1 脚），显示为低，表示CPU 允许外部送中断向量号。
3、实验结果及分析
1.按实验接线图接线时,注意与K5相接的是INTA’而非INTA.
2.在步骤一中，时序与操作台的KK开关的按下表示将中断请求送入CPU中。
3.外部总线与CPU之间通过三态门连接，其三态门芯片是74LS245。
三态分别为：
截至，导通，高阻。
4．EI表示中断允许指示灯，EI灭表示当前禁止响应外部中断。
5．当EI熄灭时，按动时序与控制台上的KK，发现KK按下时，INTR灯仍然为灭，此时为中断锁死了外 部中断请求。
四、思考题
１．ＣＰＵ响应中断的条件是什么？
答：
1、有中断源发出的中断请求；
2、中断总允许位EA=1，即CPU开中断；
3、申请中断的中断源的中断允许位为1，即中断没有被屏蔽；
4、无同级或更高级中断正在被服务；
5、当前的指令周期已经结束.
２．中断源的中断向量地址是通过数据线还是地址线送给ＣＰＵ？
答：
中断源的中断向量地址是通过数据总线送入PC，因为PC会指出下一个指令所在的地址，相当于一个跳转，直接跳转到中断服务程序，所以存入PC以后，直接通过PC取出下一条指令，而这条指令其实就是中断服务程序的指令。
３．ＣＰＵ响应ＤＭＡ请求后，其地址线、数据线和控制线引脚出现什么状态？
答：
当DMAC要进行DMA传送时，DMAC向CPU发出DMA请求信号，迫使CPU在现行的总线周期（机器周期）结束后，使其地址总线、数据总线和部分控制总线处于高阻态，从而让出对总线的控制权，并给出DMA响应信号。
DMAC接到该响应信号后，就可以控制总线，进行数据传送的控制工作，直到DMA操作完成，CPU再恢复对总线的控制权，继续执行被中断的程序。
实验五微程序控制器实验
一、实验目的
⒈掌握时序产生器的组成方式。
⒉熟悉微程序控制器的原理。
⒊掌握微程序编制及微指令格式。
二、实验内容
⒈微程序控制电路
微程序控制器的组成见图7-7-1，其中控制存储器采用4片6116静态存储器，微命令寄存器32位，
升级会员 