模态分析：
（各模态波形如上图所示）
（1）t0~t1
t1之前，Q1、Q4开通，副边整流二极管D1截止、D2导通。
Lf1上电流由于承受正压而上升，Lf2的电流由于承受副的输出电压而线性减小。
Q1在t1时刻关断，原边电流给Coss1充电、Coss2放电。
（2）t1~t2
t1时刻，Q1关断，Coss1的存在使得Q1为零电压关断。
此时，副边电流就是Lf1中的电流。
Lf1中的储存的能量折射回原边以及储存在漏感中的能量给Coss1充电、Coss2放电。
由于Lf1比较大、储存在其中的能量比较大，所以，有足够的能量给Coss1、Coss2充放电。
在此期间，可认为原边电流保持不变。
这样，Coss1、Coss2上的电压分别为：
Vc1=Ip（t1）（t-t1）/2Clead
Vc2=Vi-Ip（t1）（t-t1）/2Clead
在t2时刻，Coss2的电压下降到0，Q3的反并二极管导通，此时，Q3可实现零电压开通。
此模态到此结束。
这段时间为2*Vi*Clead/Ip（t1）
（3）t2~t3
这个模态中，iLf2的电流变向（此对实现滞后管的零电压开通有意义），那么D2中的电流将降到0，自然关断。
D1中流过iLf1和iLf2中的电流之和。
iLf2的电流变向，将被反射回原边，进入下一个模态。
（4）t3~t4
中，Q2的反并二极管和Q4导通，Cb上的电压由于电流始终对其充电而持续上升。
副边中，D2关断，D1导通流过全部负载电流。
Lf1、Lf2都承受负的输出电压，其上电流线形减小。
此模态方程仍为：
iLf1=I1（t2）-V0*（t-t2）/Lf1
iLf2=I2（t2）-V0*（t-t2）/Lf1
所不同的是，iLf2的电流是反向的，折射回原边有：
ip（t）=-iLf2/n。
此模态中，iLf2反向增加，原边电流又开始增大。
（5）t4~t5
t4时刻，关断Q4,漏感能量和Lf2的能量给Coss3放电、Coss4充电。
由于Coss4的存在，Q4是零电压关断。
Cb上电压因为原边电流的继续充电而继续上升。
Lf1上的电流通过D1续流，变压器副边电流即是iLf2上的电流。
假设此模态中，ip近似不变，则Coss3、Coss4上的电压分别为：
Vcoss3=Vi-Ip（t4）*（t-t4）/2Clag
Vcoss4=Ip（t4）*（t-t4）/2Clag
在t5时刻，Coss3上的电压下降到0，模态结束。
此模态持续时间为：
2Vi*Clag/Ip（t4）
（7）t6~t7
Coss3电压降到0后，Q3的反并二极管自然导通。
此时，Q2、Q3的反并二极管都导通，变压器的原边承受反向输入电压。
Lf2承受正的电压，Lf1的电压为负的输出电压。
iLf1电流减小、iLf2电流增大（从负的最大值开始回升），原边电流减小。
直到t6时刻，原边电流减小到0，此模态结束。
（7）t6~t7
t6时刻原边电流减小到0，Q2、Q3同时导通，原边电流流经Q2、Q3、Cb、变压器。
这段时间里，电源给负载提供能量。
Cb上电压开始下降，Lf2电流增加，开始储能。
到t7时刻，Q1关断，进入另一个半周期。
与上述各模态类似。
2.5控制电路
单片机采样输出电压和电感电流，采用电压单闭环，以实现稳压并且提高系统的性能。
PWM模块可以输出4路PWM波，非常适用于控制。
由于PI调节器算法简单、可靠性高，一直被广泛应用于工业控制，所以本文也采用数字PI调节，将电压环的输出作为电流环的给定。
同时，为防止可能出现的积分饱和的情况，在算法中加入了抗饱和环节。
2.6D/A数模转换模块
DAC0832介绍：
DAC0832是8分辨率的D/A转换集成芯片。
与微处理器完全兼容。
这个DA芯片以其价格低廉、接口简单、转换控制容易等优点，在单片机应用系统中得到广泛的应用。
D/A转换器由8位输入锁存器、8位DAC寄存器、8位D/A转换电路及转换控制电路构成。
DAC0832结构：
D0～D7：
8位数据输入线，TTL电平，有效时间应大于90ns（否则锁存器的数据会出错）；
ILE：
数据锁存允许控制信号输入线，高电平有效；
CS：
片选信号输入线（选通数据锁存器），低电平有效；
WR1：
数据锁存器写选通输入线，负脉冲（脉宽应大于500ns）有效。
由ILE、CS、WR1的逻辑组合产生LE1，当LE1为高电平时，数据锁存器状态随输入数据线变换，LE1的负跳变时将输入数据锁存；
XFER：
数据传输控制信号输入线，低电平有效，负脉冲（脉宽应大于500ns）有效；
WR2：
DAC寄存器选通输入线，负脉冲（脉宽应大于500ns）有效。
由WR1、XFER的逻辑组合产生LE2，当LE2为高电平时，DAC寄存器的输出随寄存器的输入而变化，LE2的负跳变时将数据锁存器的内容打入DAC寄存器并开始D/A转换。
IOUT1：
电流输出端1，其值随DAC寄存器的内容线性变化；
IOUT2：
电流输出端2，其值与IOUT1值之和为一常数；
Rfb：
反馈信号输入线，改变Rfb端外接电阻值可调整转换满量程精度；
Vcc：
电源输入端，Vcc的范围为+5V～+15V；
VREF：
基准电压输入线，VREF的范围为-10V～+10V；
AGND：
模拟信号地
DGND：
数字信号地
DAC0832的工作方式：
根据对DAC0832的数据锁存器和DAC寄存器的不同的控制方式，DAC0832有三种工作方式：
直通方式、单缓冲方式和双缓冲方式。
2.7放大模块
电压放大器的任务是对输入的电压信号进行放大。
要放大的信号通常是由传感器送来的，模拟某个物理量随时间变化的微弱电信号，利用放大器可以将这些微弱的电信号放大到足够的强，并将放大后的信号输送到驱动电路，驱动执行机构完成特定的工作。
执行机构的驱动信号通常是变化量，所以放大电路放大的对象通常也是变化量。
电压放大器电路的组成如图所示。
图中的VCC是为放大器提供能量的直流电源；Rb是偏流电阻，该电阻的作用是为晶体管提供适当的偏置电压，使三极管工作在放大区；RC为集电极电阻，RL为负载电阻；C0和C1为耦合电容，它们的作用是隔离放大器的直流电源对信号源与负载的影响，并将输入的交流信号引入放大器，将输出的交流信号输送到负载上。
2.8保护模块
1.IGBT驱动保护电路选择
本设计采用日本富士公司的EXB841（日本富士公司的EXB系列混合集成电路是生产的IGBT专用驱动芯片）高速集成芯片去驱动。
它本身具有驱动电流放大能力，同时具有使控制电路和IGBT所在主电路间实现电流隔离的功能，还具有过电流保护功能
。
驱动芯片EXB841的控制原理
EXB841的驱动主要有三个工作过程：
正常开通过程、正常关断过程和过流保护动作过程。
14和15两脚间外加PWM控制信号，当触发脉冲信号施加于14和15引脚时，在GE两端产生约16V的IGBT开通电压；当触发控制脉冲撤销时，在GE两端产生-5.1V的IGBT关断电压。
过流保护动作过程是根据IGBT的CE极间电压Uce的大小判定是否过流而进行保护的，Uce由二极管Vd7检测。
当IGBT开通时，若发生负载短路等发生大电流的故障，Uce会上升很多，使得Vd7截止，EXB841的6脚“悬空”，B点和C点电位开始由约6V上升，当上升至13V时，Vz1被击穿，V3导通，C4通过R7和V3放电，E点的电压逐渐下降，V6导通，从而使IGBT的GE间电压Uce下降，实现软关断，完成EXB841对IGBT的保护。
射极电位为-5.1V，由EXB841内部的稳压二极管Vz2决定。
其典型接线图如下：
图2-19M57962L型IGBT驱动器的原理与接线图
三．软件部分
3.1C8051F120简介
C8051F12x系列器件是完全集成的混合信号片上系统型MCU芯片，具有64个数字I/O引脚（100脚TQFP封装）下面列出了一些主要特性；
1高速、流水线结构的8051兼容的CIP-51内核（100MIPS或50MIPS）
2真正12位或10位、100ksps的ADC，带PGA和8通道模拟多路开关
3真正8位500ksps的ADC，带PGA和8通道模拟多路开关
4两个12位DAC，具有可编程数据更新方式（仅C8051F12x）
52周期的16x16乘法和累加引擎
6128KB或64KB可在系统编程的FLASH存储器
7可寻址64KB地址空间的外部数据存储器接口
85个通用的16位定时器
9具有6个捕捉/比较模块的可编程计数器/定时器阵列
10片内看门狗定时器、VDD监视器和温度传感器
11内部精确振荡器：
24.5MHz
C8051f120结构图
3.2定时/计数器模块简介
可编程计数器阵列
除了5个16位的通用计数器/定时器之外，C8051F12x器件中还有一个片内可编程计数器/定时器阵列（PCA）。
PCA包括一个专用的16位计数器/定时器时间基准和6个可编程的捕捉/比较模块。
时间基准的时钟可以是下面的六个时钟源之一：
系统时钟/12、系统时钟/4、定时器0溢出、外部时钟输入（ECI）、系统时钟和外部振荡源/8。
每个捕捉/比较模块都有六种工作方式：
边沿触发捕捉、软件定时器、高速输出、频率输出、8位脉冲宽度调制器和16位脉冲宽度调制器。
PCA捕捉/比较模块的I/O和外部时钟输入可以通过数字交叉开关连到MCU的端口I/O引脚。
定时器
C8051F12x和C8051F13xMCU内部有5个计数器/定时器：
其中定时器0和定时器1与标准8051中的计数器/定时器兼容。
定时器2、定时器3和定时器4是16位自动重装载并具有捕捉功能的定时器，可用于ADC、DAC、方波发生器或作为通用定时器使用。
这些计数器/定时器可以用于测量时间间隔，对外部事件计数或产生周期性的中断请求。
定时器0和定时器1几乎完全相同，有四种工作方式。
定时器3具有自动重装载和捕捉功能。
定时器2和定时器4完全相同，不但提供了自动重装载和捕捉功能，还具有在外部端口引脚上产生50%占空比的方波的能力（电平切换输出）。
定时器0和定时器1的时钟可以在5个时钟源中选择，由定时器方式选择位（T1M-T0M）和时钟预分频位（SCA1-SCA0）决定。
时钟预分频位为定时器0和/或定时器1定义一个预分频时钟。
定时器0/1可以被配置为使用这个预分频时钟或系统时钟。
定时器2、3、4可以使用系统时钟、系统时钟/12或外部振荡器时钟/8。
定时器0和定时器1还可以作为计数器使用。
当作为计数器使用时，在所分配的引脚上出现负跳变时计数器/定时器寄存器加1。
对事件计数的最大频率可达到系统时钟频率的四分之一。
输入信号不需要是周期性的，但在一个给定电平上的保持时间至少应为两个完整的系统时钟周期，以保证该电平能够被采样。
1定时器0和定时器1
每个计数器/定时器都是一个16位的寄存器，在被访问时以两个字节的形式出现：
一个低字节（TL0或TL1）和一个高字节（TH0或TH1）。
计数器/定时器控制寄存器（TCON）用于允许定时器0和定时器1以及指示它们的状态。
通过设置IE寄存器中的ET0位使能定时器0中断，通过设置IE寄存器中的ET1位使能定时器1中断。
这两个计数器/定时器都有四种工作方式，通过设置计数器/定时器方式寄存器（TMOD）中的方式选择位T1M1-T0M0来选择工作方式。
每个定时器都可以被独立编程。
（1）方式0：
13位计数器/定时器
在方式0时，定时器0和定时器1被作为13位的计数器/定时器使用。
下面介绍对定时器0的配置和操作。
这两个定时器在工作上完全相同，定时器1的配置过程与定时器0一样。
TH0寄存器保持13位计数器/定时器的8个MSB。
TL0在TL0.4-TL0.0位置保持5个LSB。
TL0的高3位（TL0.7-TL0.5）是不确定的，在读计数值时应屏蔽掉或忽略这3位。
作为13位定时器寄存器，计到0x1FFF（全1）后再计一次将发生溢出，使计数值回到0x0000，此时定时器溢出标志TF0（TCON.5）被置位并产生一个中断（如果被允许）。
定时器0和定时器1的时钟可以在5个时钟源中选择，由定时器方式选择位（T1M-T0M）和时钟预分频位（SCA1-SCA0）决定。
时钟预分频位为定时器0和/或定时器1定义一个预分频时钟。
定时器0/1可以被配置为使用这个预分频时钟或系统时钟。
定时器2、3、4可以使用系统时钟、系统时钟/12或外部振荡器时钟/8。
定时器0和定时器1还可以作为计数器使用。
当作为计数器使用时，在所分配的引脚上出现负跳变时计数器/定时器寄存器加1。
对事件计数的最大频率可达到系统时钟频率的四分之一。
输入信号不需要是周期性的，但在一个给定电平上的保持时间至少应为两个完整的系统时钟周期，以保证该电平能够被采样。
定时器2、定时器3和定时器4
定时器2、定时器3和定时器4是16位的计数器/定时器，每个定时器由两个8位的SFR组成：
TMRnL（低字节）和TMRnH（高字节），其中n=2、3或4。
定时器2和定时器4具有自动重装载、捕捉和电平切换输出功能，可以向上或向下计数。
定时器3具有自动重装载和捕捉功能，也可以向上或向下计数。
用定时器2、3或4控制寄存器（TMRnCN）中的位选择捕捉方式和自动重装载方式。
用定时器2或4配置寄存器（TMRnCF）中的位选择电平切换输出方式。
这些定时器还可以在外部引脚上产生方波信号。
与定时器0和定时器1一样，定时器2、3和4可以使用系统时钟（1、2或12分频）、外部时钟（8分频）或外部输入引脚上的跳变作为时钟源。
计数器/定时器选择位C/Tn（TMRnCN.1）将定时器配置为计数器方式或定时器方式。
清除C/Tn将定时器配置为定时器方式（即系统时钟或外部输入引脚上的跳变作为定时器的输入）。
当C/Tn位被置‘1’时，将定时器配置为计数器方式（即在Tn输入引脚上的负跳变使计数器/定时器的寄存器加1或减1）。
定时器3和定时器2共享T2输入引脚。
有关为外设选择和配置外部I/O引脚的详细信息见“18.1端口0–端口3和优先级交叉开关译码器”。
定时器2和定时器3可用于启动ADC数据转换，定时器2、定时器3和定时器4可用于更新DAC输出。
只有定时器1能用于为UART1产生波特率，定时器
定时器2、定时器3和定时器4均可用于为UART0产生波特率。
当定时器2、定时器3和定时器4工作在捕捉模式时，可以在下列时钟源中选择时钟：
SYSCK、SYSCLK/2、SYSCLK/12、外部时钟/8、Tn输入引脚上的负跳变。
清除C/Tn位（TMRnCN.1）选择系统时钟/外部时钟作为定时器的输入。
可以用TMRnCF中的时钟选择位TnM0和TnM1在系统时钟、系统时钟/12或XTAL1/XTAL2引脚上的外部时钟/8中选择。
当C/Tn位被置‘1’时，Tn输入引脚上的负跳变使计数器/定时器的寄存器加1或减1（即配置为计数器方式）。
2配置定时器2、3和4向下计数
定时器2、定时器3和定时器4具有向下计数的能力。
当定时器配置寄存器中的减1使能位（DCEN）被置‘1’时，定时器可以向上或向下计数。
当DCEN=1时，定时器的计数方向受TnEX引脚上的逻辑电平的控制（定时器3与定时器2共享T2EX引脚）。
当TnEX=1时，计数器/定时器向上计数；当TnEX=0时，计数器/定时器向下计数。
如果要使用该功能，TnEX必须在数字交叉开关中被使能并且被配置为数字输入。
注：
当DCEN=1时，TnEX输入的其它功能（即捕捉和重装载）不可用。
当DCEN=1时，TnEX
只控制定时器的计数方向。
3.3程序框图简介
3.4PWM波形生成方法
利用C805F120的PCA计数器产生PWM波形的基本原理是：
在高速输出并且允许CCF中断方式下，不断在CCF中断服务程序中将事先计算好的PWM波形的脉冲宽度累加到捕捉/比较模块寄存器PCA0CPn（高8位PCA0CPHn和低8位PCA0CPLn）中，这样在捕捉/比较模块寄存器和计数器/定时器相匹配时就得到相应的SPWM波形不断交替的高低电平。
输出的是频率可变的SPWM波形，既调制波频率可变，所以在不同的频率段设置有不同的载波比N，从而max的值只是相对固定的。
规则采样
在载波三角波的固定点对正弦波进行采样，以确定脉冲的前沿和后沿时刻，而并不管此时是否发生正弦调制波与载波三角波相交。
也就是说采样点和开关点不重合，采样点是固定的，开关点是变化的。
开关的转换时刻可以利用简单的三角函数在线地计算出来，满足了微机全数字控制的需要。
3.5控制原理及调试方式
采用IGBT管专用驱动芯片M57962L，其输入端接控制电路产生的PWM信号，其输出可用以直接驱动IGBT管。
其特点如下：
①采用快速型的光耦实现电气隔离。
②具有过流保护功能。
当通过8051f120产生移项波形后，通过D/A转换放大后，分别加在全桥的两组对桥上，在同一时刻，只有一组桥导通，而另一组桥关闭。
由于在两对桥导通时电压方向相反，这样，通过调节两对管的导通频率就可以调节输出的交流频率。
而通过调节移向桥的相位角，就可以调节输出电压的大小。
四．系统输出结果及总结
4.1输出波形仿真
4.2结论
全桥变换器一直都是众多电力电子技术工作者关注和研究的热点，本文针对开关电源变换器建模进行研究，主要工作与获得的结论如下：
分析了开关电源中常见的DC--DC变换器的拓扑结构和原理特性。
并针对各自的变换器建立简化的模型，分析变换器的特性，小结了各变换器的优缺点及在设计开关电源时选用的规则。
具体分析了实际项目中的AC--DC开关电源的全桥变换器原理；分析了PWM控制电路结构、工作原理和驱动电路；设计了高频变压器；建立各个部分的单个模型，仿真分析参数改变对模型性能的影响；在分模型的基础上搭建了电路的整体模型，整体模型的仿真结果和实际电路的变化是一致的，这些模型对开关源的设计起着省时省力的辅助性设计的作用。
移相全桥变换器可以实现软开关，可以改善开关电源的效率。
本文也将移相全桥变换器的工作原理做了具体分析，并建立了简化的模型，简化模型的仿真结果波形图符合理论的分析，实现其具体功能模块化，并对全桥软开关的改进拓扑进行局部和全部的建模仿真，得出合乎实际设计的电路模型。
开关电源的计算机仿真辅助设计，对开关电源的设计和分析有着不可磨灭的作用。
4.3总结
这次课程设计历时二个星期多左右，通过这两
升级会员 