《高频电子线路》课程设计定时器4光控路灯毕业论文.docx
《《高频电子线路》课程设计定时器4光控路灯毕业论文.docx》由会员分享，可在线阅读，更多相关《《高频电子线路》课程设计定时器4光控路灯毕业论文.docx（28页珍藏版）》请在冰点文库上搜索。
《高频电子线路》课程设计定时器4光控路灯毕业论文
辽宁师范大学
《高频电子线路》课程设计
（2009级本科）
题目：
定时器4——光控路灯
学院：
物理与电子技术学院
专业：
电子信息工程
班级：
班级学号：
姓名：
指导教师：
完成日期：
2011年11月1日
目录
一．内容摘要………………………………………2
二．关键词…………………………………………2
2.1PCB………………………………………………2
2.274LS161…………………………………………6
2.3NE555…………………………………………11
2.474LS04…………………………………………13
2.574LS00…………………………………………16
三．主体部分………………………………………16
3.1设计内容及要求…………………………………16
3.1.1设计内容………………………………………16
3.1.2要求……………………………………………16
3.2原理图及工作原理………………………………16
3.2.1流程图…………………………………………16
3.2.2原理图…………………………………………16
3.2.3PCB图…………………………………………17
3.2.4工作原理………………………………………17
3.3元器件的识别……………………………………18
3.4组装调试…………………………………………19
3.5总结与展望………………………………………19
四．参考文献………………………………………21
五．收获与体会……………………………………22
数字电子技术课程设计：
光控路灯
一内容摘要
光控定时控制路灯电路，当天黑时，路灯自动点亮，模拟成动态7秒后路灯自动关闭，夏天5秒后路灯自动关闭，第二天重复此过程。
二关键词
1.PCB
一般PCB基本设计流程如下：
前期准备->PCB结构设计->PCB布局->布线->布线优化和丝印->网络和DRC检查和结构检查->制版。
第一：
前期准备。
这包括准备元件库和原理图。
“工欲善其事，必先利其器”，要做出一块好的板子，除了要设计好原理之外，还要画得好。
在进行PCB设计之前，首先要准备好原理图SCH的元件库和PCB的元件库。
元件库可以用peotel自带的库，但一般情况下很难找到合适的，最好是自己根据所选器件的标准尺寸资料自己做元件库。
原则上先做PCB的元件库，再做SCH的元件库。
PCB的元件库要求较高，它直接影响板子的安装；SCH的元件库要求相对比较松，只要注意定义好管脚属性和与PCB元件的对应关系就行。
PS：
注意标准库中的隐藏管脚。
之后就是原理图的设计，做好后就准备开始做PCB设计了。
第二：
PCB结构设计。
这一步根据已经确定的电路板尺寸和各项机械定位，在PCB设计环境下绘制PCB板面，并按定位要求放置所需的接插件、按键/开关、螺丝孔、装配孔等等。
并充分考虑和确定布线区域和非布线区域（如螺丝孔周围多大范围属于非布线区域）。
第三：
PCB布局。
布局说白了就是在板子上放器件。
这时如果前面讲到的准备工作都做好的话，就可以在原理图上生成网络表（Design->CreateNetlist），之后在PCB图上导入网络表（Design->LoadNets）。
就看见器件哗啦啦的全堆上去了，各管脚之间还有飞线提示连接。
然后就可以对器件布局了。
一般布局按如下原则进行：
①．按电气性能合理分区，一般分为：
数字电路区（即怕干扰、又产生干扰）、模拟电路区
（怕干扰）、功率驱动区（干扰源）；
②．完成同一功能的电路，应尽量靠近放置，并调整各元器件以保证连线最为简洁；同时，调整各功能块间的相对位置使功能块间的连线最简洁；
③．对于质量大的元器件应考虑安装位置和安装强度；发热元件应与温度敏感元件分开放置，必要时还应考虑热对流措施；
④．I/O驱动器件尽量靠近印刷板的边、靠近引出接插件；
⑤．时钟产生器（如：
晶振或钟振）要尽量靠近用到该时钟的器件；
⑥．在每个集成电路的电源输入脚和地之间，需加一个去耦电容（一般采用高频性能好的独石电容）；电路板空间较密时，也可在几个集成电路周围加一个钽电容。
⑦．继电器线圈处要加放电二极管（1N4148即可）；
⑧．布局要求要均衡，疏密有序，不能头重脚轻或一头沉——需要特别注意，在放置元器件时，一定要考虑元器件的实际尺寸大小（所占面积和高度）、元器件之间的相对位置，以保证电路板的电气性能和生产安装的可行性和便利性同时，应该在保证上面原则能够体现的
前提下，适当修改器件的摆放，使之整齐美观，如同样的器件要摆放整齐、方向一致，不能摆得“错落有致”。
这个步骤关系到板子整体形象和下一步布线的难易程度，所以一点要花大力气去考虑。
布局时，对不太肯定的地方可以先作初步布线，充分考虑。
第四：
布线。
布线是整个PCB设计中最重要的工序。
这将直接影响着PCB板的性能好坏。
在PCB的设计过程中，布线一般有这么三种境界的划分：
首先是布通，这时PCB设计时的最基本的要求。
如果线路都没布通，搞得到处是飞线，那将是一块不合格的板子，可以说还没入门。
其次是电器性能的满足。
这是衡量一块印刷电路板是否合格的标准。
这是在布通之后，认真调整布线，使其能达到最佳的电器性能。
接着是美观。
假如你的布线布通了，也没有什么影响电器性能的地方，但是一眼看过去杂乱无章的，加上五彩缤纷、花花绿绿的，那就算你的电器性能怎么好，在别人眼里还是垃圾一块。
这样给测试和维修带来极大的不便。
布线要整齐划一，不能纵横交错毫无章法。
这些都要在保证电器性能和满足其他个别要求的情况下实现，否则就是舍本逐末了。
布线时主要按以下原则进行：
①．一般情况下，首先应对电源线和地线进行布线，以保证电路板的电气性能。
在条件允许的范围内，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：
地线＞电源线＞信号线，通常信号线宽为：
0.2～0.3mm，最细宽度可达0.05～0.07mm，电源线一般为1.2～2.5mm。
对数字电路的PCB可用宽的地导线组成一个回路,即构成一个地网来使用（模拟电路的地则不能这样使用）
②．预先对要求比较严格的线（如高频线）进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。
必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
③．振荡器外壳接地，时钟线要尽量短，且不能引得到处都是。
时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积，而不应该走其它信号线，以使周围电场趋近于零；
④．尽可能采用45o的折线布线，不可使用90o折线，以减小高频信号的辐射；（要求高的线还要用双弧线）
⑤．任何信号线都不要形成环路，如不可避免，环路应尽量小；信号线的过孔要尽量少；
⑥．关键的线尽量短而粗，并在两边加上保护地。
⑦．通过扁平电缆传送敏感信号和噪声场带信号时，要用“地线-信号-地线”的方式引出。
⑧．关键信号应预留测试点，以方便生产和维修检测用
⑨．原理图布线完成后，应对布线进行优化；同时，经初步网络检查和DRC检查无误后，对未布线区域进行地线填充，用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。
或是做成多层板，电源，地线各占用一层。
——PCB布线工艺要求
①．线
一般情况下，信号线宽为0.3mm（12mil），电源线宽为0.77mm（30mil）或1.27mm（50mil）；线与线之间和线与焊盘之间的距离大于等于0.33mm（13mil），实际应用中，条件允许时应考虑加大距离；布线密度较高时，可考虑（但不建议）采用IC脚间走两根线，线的宽度为0.254mm（10mil），线间距不小于0.254mm（10mil）。
特殊情况下，当器件管脚较密，宽度较窄时，可按适当减小线宽和线间距。
②．焊盘（PAD）
焊盘（PAD）与过渡孔（VIA）的基本要求是：
盘的直径比孔的直径要大于0.6mm；例如，通用插脚式电阻、电容和集成电路等，采用盘/孔尺寸1.6mm/0.8mm（63mil/32mil），插座、插针和二极管1N4007等，采用1.8mm/1.0mm（71mil/39mil）。
实际应用中，应根据实际元件的尺寸来定，有条件时，可适当加大焊盘尺寸；PCB板上设计的元件安装孔径应比元件管脚的实际尺寸大0.2～0.4mm左右。
③．过孔（VIA）
一般为1.27mm/0.7mm（50mil/28mil）；当布线密度较高时，过孔尺寸可适当减小，但不宜过小，可考虑采用1.0mm/0.6mm（40mil/24mil）。
④．焊盘、线、过孔的间距要求
PADandVIA：
≥0.3mm（12mil）
PADandPAD：
≥0.3mm（12mil）
PADandTRACK：
≥0.3mm（12mil）
TRACKandTRACK：
≥0.3mm（12mil）
密度较高时：
PADandVIA：
≥0.254mm（10mil）
PADandPAD：
≥0.254mm（10mil）
PADandTRACK：
≥0.254mm（10mil）
TRACKandTRACK：
≥0.254mm（10mil）
第五：
布线优化和丝印。
“没有最好的，只有更好的”！
不管你怎么挖空心思的去设计，等你画完之后，再去看一看，还是会觉得很多地方可以修改的。
一般设计的经验是：
优化布线的时间是初次布线的时间的两倍。
感觉没什么地方需要修改之后，就可以铺铜了（Place->polygonPlane）。
铺铜一般铺地线（注意模拟地和数字地的分离），多层板时还可能需要铺电源。
时对于丝印，要注意不能被器件挡住或被过孔和焊盘去掉。
同时，设计时正视元件面，底层的字做镜像处理，以免混淆层面。
第六：
网络和DRC检查和结构检查。
首先，在确定电路原理图设计无误的前提下，将所生成的PCB网络文件与原理图网络文件进行物理连接关系的网络检查（NETCHECK），并根据输出文件结果及时对设计进行修正，以保证布线连接关系的正确性；网络检查正确通过后，对PCB设计进行DRC检查，并根据输出文件结果及时对设计进行修正，以保证PCB布线的电气性能。
最后需进一步对PCB的机械安装结构进行检查和确认。
第七：
制版。
在此之前，最好还要有一个审核的过程。
PCB设计是一个考心思的工作，谁的心思密，经验高，设计出来的板子就好。
所以设计时要极其细心，充分考虑各方面的因数（比如说便于维修和检查这一项很多人就不去考虑），精益求精，就一定能设计出一个好板子。
2．74LS161
4位二进制同步计数器（异步清除）简要说明：
161为可预置的4位二进制同步计数器，共有54/74161和54/74LS161两种线路结构型式，其主要电特性的典型值如下：
型号
FMAX
PD
CT54161/CT74161
32MHz
305mW
CT54LS161/CT74LS161
32MHz
93mW
161的清除端是异步的。
当清除端CLEAR为低电平时，不管时钟
端CLOCK状态如何，即可完成清除功能。
161的预置是同步的。
当置入控制器LOAD为低电平时，在CLOCK上升沿作用下，输出端QA－QD与数据输入端A－D相一致。
对于
54/74161，当CLOCK由低至高跳变或跳变前，如果计数控制端ENP、ENT为高电平，则LOAD应避免由低至高电平的跳变，而54/74LS161无此种限制。
161的计数是同步的，靠CLOCK同时加在四个触发器上而实现的。
当ENP、ENT均为高电平时，在CLOCK上升沿作用下QA－QD同时变化，从而消除了异步计数器中出现的计数尖峰。
对于54/74161，只有当CLOCk为高电平时，ENP、ENT才允许由高至低电平的跳变，而
54/74LS161的ENP、ENT跳变与CLOCK无关。
161有超前进位功能。
当计数溢出时，进位输出端（RCO）输出一个高电平脉冲，其宽度为QA的高电平部分。
在不外加门电路的情况下，可级联成N位同步计数器。
对于54/74LS161，在CLOCk出现前，即使ENP、ENT、CLEAR发生变化，电路的功能也不受影响。
管脚图：
引出端符号：
PCO进位输出端
CLOCK时钟输入端（上升沿有效）CLEAR异步清除输入端（低电平有效）ENP计数控制端
ENT计数控制端
ABCD并行数据输入端
LOAD同步并行置入控制端（低电平有效）
QA－QD输出端
功能表：
极限值
说明：
H－高电平L－低电平X－任意
↑－低到高电平跳变
电源电压------------------------------------------------7V
输入电压
54/74161-----------------------------------------5.5V
54/74LS161---------------------------------------7VENP与ENT间电压
54/74161-----------------------------------------5.5V
工作环境温度
54×××------------------------------－55～125℃
74×××------------------------------------0～70℃贮存温度--------------------------------------－65～150℃
推荐工作条件：
CT54161/CT74161
CT54LS161/CT74LS161
单位
最小
额定
最大
最小
额定
最大
电源电压Vcc
54
4．5
5
5．5
5.5
V
74
4．75
5
5．25
4.75
5
5.25
输入高电平电压VIH
2
2
V
输入低电平电压VIL
54
0．8
0．7
V
74
0．8
0．8
输出高电平电流IOH
-800
-400
μA
输出低电平电流IOL
54
16
4
mA
74
16
8
时钟频率fCP
0
25
0
25
MHz
脉冲宽度tW
CLOCK
25
25
ns
CLEAR
20
20
建立时间tset
A-D、ENP
20
20
ns
LOAD
25
20
保持时间tH
0
0
ns
时序图：
逻辑图
静态特性（TA为工作环境温度范围）
参数
测试条件【1】
`161
`LS161
单位
最小
最大
最小
最大
VIK输入钳位电压
Vcc最小
IIK=－12mA
-1.5
V
IIK=－18mA
-1.5
VOH输出高电平电压
Vcc=最小，VIH=2V，VIL=最大，
IOH=最大
54
2.4
2.5
V
74
2.4
2.7
VOL输出低电平电压
VCC=最小,VIH=2V,VIL=最大,IOL=最大
54
0.4
0.4
V
74
0.4
0.5
II最大输入电压时输入电流
A－D,ENP,CLEAR
Vcc=最大VI=5.5V（‘LS161为7V）
1
0.1
mA
LOAD,CLOCk,ENT
1
0.2
IIH输入高电平电流
A－D,ENP,CLEAR
Vcc=最大VIH=2.4V（‘LS161为
2.7V）
40
20
μA
LOAD
40
40
CLOCK,ENT
80
40
VIL输入低电平电流
A－D,ENP,CLEAR
Vcc=最大VIL=0.4V
-1.6
-0.4
mA
LOAD
-1.6
-0.8
CLOCK,ENT
-3.2
-0.8
IOS输出短路电流
Vcc=最大
54
-20
-57
-20
-100
mA
74
-18
-57
-20
-100
IccH输出高电平时电源电流
Vcc=最大,LOAD先接高电平，再接低电平，其余输入接高电平
54
85
31
mA
74
94
31
IccL输出低电平时电源电流
Vcc=最大,CLOCK先接高电平，再接低电平，其余输入接低电平
54
91
32
mA
74
101
32
【1】：
测试条件中的“最大”和“最小”用推荐工作条件中的相应值。
动态特性（TA＝25℃）
参数【2】
测试条件
‘161
‘LS161
单位
最小
最大
最小
最大
fmax
Vcc=5VCL=15pFRL=400Ω
（‘LS161为2KΩ）
25
25
MHz
tPLH
CLOCk－>RCO
35
35
ns
tPHL
35
35
tPLH
CLOCk－>Q
（LOAD=H）
20
24
ns
tPHL
23
27
tPLH
CLOCk－>Q
（LOAD=L）
25
24
ns
tPHL
29
27
tPLH
CLOCk－>RCO
16
14
ns
tPHL
16
14
tPHL
CLEAR－>Q
38
28
ns
【2】：
fmax－最大时钟频率
tPLH－输出由低到高电平传输延迟时间
tPHL－输出由高到低电平传输延迟时间
3.NE555
ne555是一种应用特别广泛作用很大的的集成电路，属于小规模集成电路，在很多电子产品中都有应用。
ne555的作用是用内部的定时器来构成时基电路，给其他的电路提供时序脉冲。
ne555时基电路有两种封装形式有，一是dip双列直插8脚封装，另一种是sop-8小型（smd）封装形式。
其他ha17555、lm555、ca555分属不同的公司生产的产品。
内部结构和工作原理都相同。
ne555的内部结构可等效成23个晶体三极管.17个电阻.两个二极管.组成了比较器.RS触发器.等多组单元电路.特别是由三只精度较高5k电阻构成了一个电阻分压器.为上.下比较器提供基准电压.所以称之为555.ne555属于cmos工艺制造.
NE555引脚图介绍如下
1地GND
2触发
3输出
4复位
5控制电压
6门限（阈值）
7放电
8电源电压Vcc
.NE555的特点有：
1.只需简单的电阻器、电容器，即可完成特定的振荡延时作用。
其延时范围极广，可由几微秒至几小时之久。
2.它的操作电源电压范围极大，可与TTL，CMOS等逻辑电路配合，也就是它的输出准位及输入触发准位，均能与这些逻辑系列的高、低态组合。
3.其输出端的供给电流大，可直接推动多种自动控制的负载。
4.它的计时精确度高、温度稳定度佳，且价格便宜。
5.静态电流最大值VCC=5V,RL=∞=6mAVCC=15V,RL=∞=15mA
NE555引脚图功能配置说明下：
图1-2NE555各脚功能-管脚图
Pin1（接地）-地线（或共同接地），通常被连接到电路共同接地。
Pin2（触发点）-这个脚位是触发NE555使其启动它的时间周期。
触发信号上缘电压须大于2/3VCC，下缘须低于1/3VCC。
Pin3（输出）-当时间周期开始555的输出输出脚位，移至比电源电压少1.7伏的高电位。
周期的结束输出回到O伏左右的低电位。
于高电位时的最大输出电流大约200mA。
Pin4（重置）-一个低逻辑电位送至这个脚位时会重置定时器和使输出回到一个低电位。
它通常被接到正电源或忽略不用。
Pin5（控制）-这个接脚准许由外部电压改变触发和闸限电压。
当计时器经营在稳定或振荡的运作方式下,这输入能用来改变或调整输出频率。
Pin6（重置锁定）-Pin6重置锁定并使输出呈低态。
当这个接脚的电压从1/3VCC电压以下移至2/3VCC以上时启动这个动作。
Pin7（放电）-这个接脚和主要的输出接脚有相同的电流输出能力，当输出为ON时为LOW，对地为低阻抗，当输出为OFF时为HIGH，对地为高阻抗。
Pin8（V+）-这是555个计时器IC的正电源电压端。
供应电压的范围是+4.5伏特（最小值）至+16伏特（最大值）。
4.74LS04
六反向器
简要说明
04为六组反向器，共有54/7404、54/74H04、54/74S04、54/74LS04四种线路结构形式，其主要电特性的典型值如下：
型号
tPLH
tPHL
PD
5404/7404
12ns
8ns
60mW
54H04/74H04
6ns
6.5ns
140mW
54S04/74S04
3ns
3ns
113mW
54LS04/74LS04
9ns
10ns
12mW
引出端符号
1A－6A输入端
1Y－6Y输出端
逻辑图
双列直插封装
极限值
电源电压………………………………………….7V
输入电压
54/7404、54/74H04、54/74S04…………….5.5V
54/74LS04……………………………………7V
工作环境温度
54XXX………………………………….-55~125℃
74XXX………………………………….0~70℃
存储温度………………………………………….-65~150℃
功能表
推荐工作条件
5404/7404
54H04/74H04
54S04/74S04
54LS04/74LS04
单
位
最小
额定
最大
最小
额定
最大
最小
额定
最大
最小
额定
最大
电源电压
Vcc
54
4.5
5
5.5
4.5
5
5.5
4.5
5
5.5
4.5
5
5.5
V
74
4.75
5
5.25
4.75
5
5.25
4.75
5
5.25
4.75
5
5.25
输入高电平电压ViH
2
2
2
2
V
输入低电平
电ViL
54
0.8
0.8
0.8
0.7
V
74
0.8
0.8
0.8
0.8
输出高电平电流IOH
-400
-500
-1000
-400
µA
输出低电平
电流IOL
54
16
20
升级会员 