计算机组成与结构课程设计正文.docx
《计算机组成与结构课程设计正文.docx》由会员分享，可在线阅读，更多相关《计算机组成与结构课程设计正文.docx（27页珍藏版）》请在冰点文库上搜索。
计算机组成与结构课程设计正文
引言
当今时代已经是计算机的时代，我们通常所讲的计算机，其全称是电子式数字计算机，它是一种能存储程序，能自动连续的对各种数字化信息进行算术，逻辑运算的快速工具。
在这一定义中包含两个重要的基本概念：
信息数字化和存储程序工作方式。
计算机系统是由硬件与软件组成的综合体，人们通常采用层次结构观点去描述系统的组成与功能，分层次的分析与设计计算机系统。
而计算机是一种能够存储程序，能够自动连续的执行程序，对各种数字化信息进行算术运算或逻辑运算的快速工具。
首先，计算机是能够运算的设备，运算可以分为两大类：
算术运算和逻辑运算。
算术运算的对象是数值型数据，以四则运算为基础，许多复杂的数学问题可通过相应算法最终分解为若干四则运算。
逻辑运算用来解决逻辑型问题，如信息检索，判断分析和决策等。
所以我们常将计算机的工作泛称为对信息进行运算处理。
而计算机中的信息是用数字代码来表示各类信息，所以称为数字计算机。
计算机对这些数字化的信息进行运算处理的方式是采用一种存储程序工作方式，即先编写程序，再由计算机将这些程序存储起来，然后通过连续，快速地执行程序实现各种运算处理。
为了存储程序与数据，需要存储器；为了进行运算处理，需要运算器，需要运算器；为了输入程序和数据，以及输入程序和数据，以及输出运算结果，需要有输入设备和输出设备；控制器则对计算机的工作精心控制管理。
冯∙诺依曼在1954年就首先提出了这些技术要点。
着是计算机发展史上的一个里程碑。
至今为止，决大多数的计算机仍然属于冯∙诺依曼机。
它的要点包括：
（1）采用二进制代码表示数据和指令。
（2）采用存储程序工作方式，即事先编制程序，实现存储程序，自动，连续的执行程序。
（3）由存储器，运算器，控制器，输入设备，输出设备等5大部分组成计算机硬件系统。
计算机的工作最总体现为执行程序。
而计算机采用存储程序工作方式，这是冯∙诺依曼体制中最核心的思想。
它有三点含义，体现了计算机求解问题的过程：
（1）实现编制程序。
为了用计算机求解问题，需要实现编制程序。
在程序中规定计算机需要做哪些事情，按什么步骤去做。
程序中还包括需要运算处理的原始数据，或者规定计算机在什么时候从输入设备获得数据。
（2）实现存储程序。
编好的程序由输入设备送入计算机，存放在存储器中。
编写的程序是用字符书写的，通过键盘将字符变成二进制代码，然后输入计算机。
二进制编码中的每一位，取0或1中的一个值，可以保存在存储器中（3）自动，连续的执行程序。
由于程序已经实现存储在存储器中，启动计算机并运行程序后，计算机就可以依照一定的顺序从存储器逐条读取指令，按照指令的要求执行操作，直到运行的程序执行完毕。
当然，当今社会，计算机的信息化发展一日千里。
自20世纪80年代以来，计算机的迅速发展，特别是近几年，计算机向高度集成化、网络化和多媒体化发展的速度一日千里，社会信息化不断向纵向发展，各行各业的信息化进程不断加速，计算机应用技术与其他专业的教学、科研工作结合更加紧密，各科学与以计算机技术为核心的信息技术的融合，促进了计算机学科的发展。
但是计算机的基本原理始终是技术开发所需要的地基，因此对我们计算机专业的学生也提出了更高的要求，不但要求掌握理论知识，更要有计算机应用能力和实践。
第1章概述
1.1设计实验计算机的目的：
计算机组成与结构这门课，研究的是计算机的原理和结构。
然而原理可以是理论，但结构的认识则必须通过实践。
只有加强实践，才能真正的了解计算机的结构。
为了更好的了解计算机结构，掌握制作简单模型机的方法，学会利用简单实验计算机来进行数据的基本操作，因此设计这次实验计算机的设计。
本次课程设计是要研制一台性能比较简单的计算机，能实现简单的指令功能，在设计计算机的过程中以此来加深对计算机组成与结构的理解，增强自己的动手能力。
1.2实验计算机的工作原理：
本次实验计算机的设计主要是以FD-CES为基础设备来进行设计，因此，有必要对FD-CES做较详细的了解。
FD-CES是一台多功能的计算机实验设备，可进行数字逻辑电路实验、计算机部件实验、计算机整机实验和其他数字系统实验。
FD-CES具有以下主要特点：
一、采用总线结构
FD-CES采用总线结构，是实验仪具有结构简单清晰、扩展方便、灵活易变等诸多优点。
该实验仪内共有四组总线：
外部数据总线ODB、外部地址总线OAB、内部数据总线IDB、内部地址总线MB。
CPU、内存、外设和控制台等部件之间通过外部总线传输信息，而CPU内部则通过内部总线传输信息，
二、提供计算机基本功能模块
FD-CES为实验者提供了运算器模块ALU、寄存器堆模块REG、指令部件模块I-PC、内存模块MEM、总线缓冲模块BUS、微程序控制模块MPG、启停和时序模块P-P，以及控制台（兼I/O设备）的控制模块等。
这些基本功能模块的输出都通过三态器件连接总线，实验者可按需增加某些功能模块，也可逻辑“删除”不用的模块。
各模块的电源线、地线、地址总线和数据总线等已分别连通，不必再连。
模块内各集成电路间的数据通路也已连好。
个器件的控制信号及必要的输出信号已被引出到实验板上，供实验者按自己的设计方案连接使用这些信号，从而使各模块协调地工作。
三、提供智能化控制台
控制台由Intel的8位单片微机8032控制，使控制台具有较强的功能，为调试和使用实验计算机提供如下便利：
实验计算机停机时，实验者可通过控制台将程序键入内存，将微程序键入控存；可把内存或控存指定单元内容读出显示；可把内存或控存内容保存到外存EEPROM，或将外存EEPROM内容读入内存或控存等。
实验计算机运行时，可由控制台控制实验计算机从指定单元开始连续运行；并可人工干预使其停止运行；也可控制实验计算机逐步逐拍地运行，并自动测量和显示每一拍地址总线和数据总线或微指令内容。
四、实验接线量少，实验效率高
具有上述特性的FD-CES实验仪，可大大减少实验者的接线工作量，因而也减少了出错的可能性，以利于实验的顺利进行。
而且，更重要的是能使实验者在有限的时间内将精力集中在实验的关键部分。
1.3本次实验的主要内容：
研制一台性能如下的实验计算机。
（1）具有键盘和打印机两种外部设备。
（2）外设和内存统一操作指令，程序查询法使用外设。
（3）运算器采用单累加器多通用寄存器结构。
（4）操作数寻址方式有：
直接地址寻址
立即数寻址
寄存器直接寻址
寄存器间接寻址
（5）指令系统至少含有以下指令：
表1-1指令系统表
指令编码
第一字节
第二字节
指令助记符
指令功能
I7I6I5I4I3I2I110
d7-do
00000XRi
a7-a0
MOVRi#data
Data->Ri
0001X0Ri
a7-a0
MOVA,@Ri
（I7,I6,I5（Ri）->A
0010Xa10a9a8
a7-a0
LDAaddr
（data）->A
0011Xa10a9a8
a7-a0
STA,addr
（A）->addr
0100X0a9a8
a7-a0
JMPaddr
Addr->PC
0101X0a9a8
a7-a0
JA0addr
若（A）0=1则addr-PC否则PC+1
0110X0a9a8
a7-a0
JKBaddr
若KB=1则addr-PC,否则PC+1
0101X0a9a8
a7-a0
JPBaddr
若PB=1则addr-PC,否则PC+1
1000X0a9a8
a7-a0
INCRi
（Ri）->Ri
（6）能执行将键盘输入的奇数i（i=1-255）回打出来并存入100H号开始的内存单元中（程序自编）。
（提示1：
由于本指令系统中有根据外设状态转移的指令，故不必再设置“I/O询问口”。
提示2；用四选一电路设计程序计数器PC的接收转移地址控制信号L）
第2章实验计算机的设计
2.1设计总要求
2.1.1实验计算机的外设需求：
该实验计算机具有键盘和打印机两种外部设备。
外设和内存统一操作指令，程序查发使用外设。
2.1.2实验计算机运算器结构：
运算器采用单累加器多通用寄存器结构
2.1.3实验计算机功能和用途：
可对键盘输入的两个2位十进制数进行四则运算，由打印机输出结果；能执行键盘输入的奇数i（i=1-255）回打出来并存入100H号开始的内存单元中
2.1.4实验计算机指令系统规模：
共有九条指令。
指令功能如下分别为：
表2-1计算机指令系统规模表
MOVRi#data
MOVA,@Ri
LDAaddr
STA,addr
JMPaddr
JA0addr
JKBaddr
JPBaddr
INCRi
Data->Ri
（I7,I6,I5（Ri）->A
（data）->A
（A）->addr
Addr->PC
若（A）0=1则addr-PC否则PC+1
若KB=1则addr-PC,否则PC+1
若PB=1则addr-PC,否则PC+1
（Ri）->Ri
2.1.5微操作控制信号的实现方法:
综合实验计算机指令系统各指令执行流程中设计到的微操作信号，统计总共需要多少个微操作控制信号，每个信号的有效性，决定这些信号中那些由软件（微指令）直接产生，那些需用硬件（TTL）实现。
（1）对于电平有效的微操作控制信号，可由微指令码直接实现。
即ALU的操作控制信号Cn,M,S3,S2\S1,S0可由某六位指令码直接控制。
运算器模块中暂存器TMP的操作控制信号CT和OT也都是电平有效，故也可用两位微码直接控制。
（2）对于脉冲型微操作控制信号，通常需加门电路实现。
内存的读控制信号RC采用负脉冲，以保证内存读出的数据的可靠性。
写内存控制信号WC，写寄存器堆控制信号WR也都可负脉冲有效，实现方法与RC类似。
（3）对需要多个操作控制信号的器件。
如累加器A（74198）的操作至少需要X0，X1和CA3个控制信号，其中X0，X1电平有效，CA是电平正跳变有效。
把CA固定接Ф，X0，X1分别由微码Mi,Mj控制。
指令寄存器IR1（74377）的接数有GI和CI两个控制信号。
当GI为“0”且CI电平正跳时IR1接数。
把CI固定接Ф，而GI由某位微码控制产生。
对数据总线传送器件74245，它的操作需B2，B3两个电平型控制信号。
把B3固定接RF使运行时允许74LS245传送。
（4）对只需要一个电平跳变有效的操作信号的器件。
如运算器模块中的进位触发器CY（74LS74），它的接数条件仅是CP当CP电平正跳时CY接收其D端数据。
.
2.2整机逻辑框图设计：
图2-1整机逻辑框图设计
2.3指令系统设计：
2.3.1指令类型
在本实验计算机的设计要求中，指令系统至少要包含九条指令。
这9条指令（参见表2-1）的类型分别为：
表2-2指令类型表
MOVRi#data
MOVA,@Ri
LDAaddr
STA,addr
JMPaddr
JA0addr
JKBaddr
JPBaddr
INCRi
输入输出类指令
输入输出类指令
输入输出类指令
输入输出类指令
程序跳转控制类指令
程序跳转控制类指令
程序跳转控制类指令
程序跳转控制类指令
输入输出指令
2.3.2指令操作数寻址方式及编码：
根据FD-CES提供的硬件条件，单累加器多寄存器结构的实验计算机指令的操作数寻址方式以及编码状态可以如下表所示
2-3指令操作数寻址方式及编码表
指令助记符
MOVRi#data
MOVA,@Ri
LDAaddr
STA,addr
JMPaddr
JA0addr
JKBaddr
JPBaddr
INCRi
寻址方式
立即数寻址
寄存器间接寻址
直接地址寻址
直接地址寻址
直接地址寻址
直接地址寻址
直接地址寻址
直接地址寻址
寄存器间接寻址
编码
000000Ri,data
000100Ri
00100a10a9a8,a7-a0
00110a10a9a8,a7-a0
010000
a9a8,a7-a0
010100
a9a8a7-a0
011000a9a8a7-a0
011100a9a8a7-a0
100000a9a8a7-a0
2.4指令执行流程设计
对于微趁许控制的计算机设计指令执行流程时，要保证每条微指令所含为操作的必要性和合理性，防止为操作之间有时序冲突，应该根据实验计算机整体逻辑图来设计指令系统的每条指令的执行流程。
2-4指令执行流表
MOVRi#data
T0：
1.根据PC访问内存；2，取出本指令第一字节送IR1；3，PC+1，为取本指令下一字节准备
T2：
4，根据PC访问内存；2，取出本指令第二字节送IR2；3，PC+1，为取下一指令字节准备
MOVA,@Ri
T0：
1.根据PC访问内存；2，取出本指令第一字节送IR1；3，PC+1，为取本指令下一字节准备
T2：
4，读Ri内容经ALU传递到IDB，存入IR2；
T3：
5，由IR1低3位IR2的8位形成11位操作数地址；6，从内存读出操作数存入累加器A
LDAaddr
T0：
1.根据PC访问内存；2，取出本指令第一字节送IR1；3，PC+1，为取本指令下一字节准备
T2：
4，根据PC访问内存；2，取出本指令第二字节送IR2；3，PC+1，为取下一指令字节准备
T3：
7，由IR1低3位IR2的8位形成11位操作数地址；8，从内存读出操作数存入TMP；9，TMP内容经ALU存入A
STA,addr
T0：
1.根据PC访问内存；2，取出本指令第一字节送IR1；3，PC+1，为取本指令下一字节准备
T2：
4，根据PC访问内存；2，取出本指令第二字节送IR2；3，PC+1，为取下一指令字节准备
T3：
7，由IR1低3位IR2的8位形成11位操作数地址；8，从内存读出操作数存入TMP；9，TMP内容经ALU存入A
JMPaddr
T0：
1.根据PC访问内存；2，取出本指令第一字节送IR1；3，PC+1，为取本指令下一字节准备
T2：
4，根据PC访问内存；2，取出本指令第二字节送IR2；3，PC+1，为取下一指令字节准备
T3：
7，由IR1低3位IR2的8位形成转移地址送程序技数器PC
JA0addr
T0：
1.根据PC访问内存；2，取出本指令第一字节送IR1；3，PC+1，为取本指令下一字节准备
T2：
4，根据PC访问内存；2，取出本指令第二字节送IR2；3，PC+1，为取下一指令字节准备
JKBaddr
T0：
1.根据PC访问内存；2，取出本指令第一字节送IR1；3，PC+1，为取本指令下一字节准备
T2：
4，根据PC访问内存；2，取出本指令第二字节送IR2；3，PC+1，为取下一指令字节准备
JPBaddr
T0：
1.根据PC访问内存；2，取出本指令第一字节送IR1；3，PC+1，为取本指令下一字节准备
T2：
4，根据PC访问内存；2，取出本指令第二字节送IR2；3，PC+1，为取下一指令字节准备
INCRi
T0：
1.根据PC访问内存；2，取出本指令第一字节送IR1；3，PC+1，为取本指令下一字节准备
T2：
4，根据PC访问内存；2，取出本指令第二字节送IR2；3，PC+1，为取下一指令字节准备
2．5确定微操作控制信号及其实现方法
综合实验计算机指令系统各指令执行流程中设计到的操作信号，可以统计总共需微操作控制信号的数量，每个信号的有效性，决定这些信号中哪些由软件（微指令）直接产生。
如下表所示：
表2-5微操作控制信号及其实现方法表
指令助记符
微操作
控制信号
控制信号有效性
MOVRi#data
（PC）->IAB->OAB
（M）->ODB->IDB->Ri
（PC）+1->PC
PCO,B1
RC,B2,B3,WR,A,B
P+1,CK
0,0
0,0,0,0,I1,I0
1,↓
MOVA,@Ri
（Ri）->BUF->IDB->IR2
RR,A,B,OB,CL
Cn,M,S2,S2,S1,S0
0,I1,I0,0↑
1,1,1,0.0.0
（IR2,IR2）->IAB->OAB
（M）->ODB->IDB->A
O1,B1
RC,B2,B3,X0,X1,CA
0,0
0,0,0,1,1
LDAaddr
（PC）->IAB->OAB
（M）->ODB->IDB->IR2
（PC）+1->PC
PCO,B1
RC,B2,B3,CL
P+1,CK
0,0
0,0,0↑
1↓
（IR1,IR2）->IAB->OAB
（M）->OAB->1DB->A
O1,B1
RC,B2,B3,XO,X1,CA
0,0
0,0,0,1,1,↑
STA,addr
（PC）->IAB->OAB
（M）->ODB->IDB->IR2
（PC）+1->PC
PCO,B1
RC,B2,B3,CL
P+1,CK
0,0
0,0,0
1,↓
（IR1,IR2）->IAB->OAB
（ACT）->BUF->IDB->ODB
O1,B1
Cn,M,S3,S2,S1,S0
OB,B2,B3,WC
0,0
1,0,0,0,0,0
0,1,0,0
JMPaddr
JA0addr
（PC）->IAB->OAB
（M）->ODB->IDB->IR2
（PC）+1->PC
PCO,B1
RC,B2,B3,CL
P+1,CK
0,0
0,0,0↑
1↓
（IR1,IR2）->IAB
IAB->PC
O1
1P
0
1
JKBaddr
JPBaddr
PC）->IAB->OAB
（M）->ODB->IDB->IR2
（PC）+1->PC
PCO,B1
RC,B2,B3,CL
P+1,CK
0,0
0,0,0↑
1↓
（IR1,IR2）->IAB
IAB->PC
O1
1P
0
1
INCRi
PC）->IAB->OAB
（M）->ODB->IDB->IR2
（PC）+1->PC
（ACT）->BUF->IDB->RI
RR,A,B
Cn,M,S2,S2,S1,S0
OB,X0,X1,CA
0,I1,I0
1,1,1,0,1,0
0,1,1,↑
2.6微指令格式设计和指令微程序
微指令长24位，若微指令采用全水平不编码纯控制场的格式，那么至多可有24个微操作控制信号可由微码直接实现。
如果采用分组编码译码，那么N位微码通过二进制位译码可实现2N个互斥的微操作控制信号。
而指令微程序包括各微程序入口地址的形成方法和控存的顺序控制（即下地址形成）方法。
部分微指令格式设计和指令微程序如下表所示：
表2-6微指令格式设计和指令微程序表
指令助记符
位
23222120
19181716
15141312
111098
7654
3210
微指令的十六进制
信号
S3S2S1S0
CnMX1X0
O1CLCP
CGOTLPOB
G1P+1DRMLD
WCRCRRWR
有效电平
Xxxx
Xxxx
011x
0000
0100
0001
微地址
XXXX
取消微指令
000H
0000
0000
1000
0111
0110
1010
00876A
001
002
MOVA,@Ri
003
1010
1100
1100
1110
1011
1100
A00110
004
0000
0011
0000
1111
1011
1010
0301BA
005
0000
0000
1000
0111
0110
1010
00876A
006
007
JMPaddr
008
HALT
009
0000
0000
1000
1111
1001
1110
008F9E
00A
0000
0000
1000
0111
0110
1010
00876A
2.7实验接线设计：
对于实验接线，应按模块逐个整理，明确各模块中各器件各控制信号的处理方法。
对于模块中不用的器件，也应该有所处理，且要尽量减少外接的器件。
控制信号设计：
2.7.1运算器模块（ALU）
ZC=M12*Ф
CP=M13*Ф
SA接X0接M16
SB接X1接M17
P0接CY
P1接A0接SR
P2接A7接SL
CA接Ф
S3-S0接M23-M20
Cn接M19
M接M18
CG接M11
CC接Ф
OB接M8
OT接M10
CT接+5V
2.7.2寄存器堆模块（REG）
WE=MO*Ф
RR接M1
A接I0
B接I1
2.7.3指令部件模块（I-PC）
CL=M14*Ф
P+1接M6
G1接M7
CK接P0
CLR接+5V
OI接M15
LP，PCO
2.7.4内存模块（MEM）
RC=M2+Ф
WC=M3+Ф
2.7.5总线模块（BUS）
B1，B3接RF
B2=RC+IAB2*IAB10
KA接IAB0
PA接IAB1
2.7.6启停和时序模块（R-P）
DR接M5
RCP接Ф
2.7.7微程序控制模块（MPG）
MLD接M4
MP+1接+5V
MIG接地
MD10-MD6接地
MD5接I7
MD4接I6
MD3接I5
MD2接I2
MD1-MD0接+5V
2.8调试程序编写
实验计算机调试程序通常包括：
存取类指令调试程序，传送类指令调试程序，算术逻辑类指令调试程序，跳转类指令调试程序和I/O设备调试程序等。
对于有外设的实验计算机，必定要讨论I/O设备的调试。
对于程序I/O方式，CPU使用外设时须先用程序询问外设状态，判知该外设可使用后在进行数据的输入输出。
图2-2程序查询I/O
但在本机设计中，指令系统中有以外设为条件的跳转指令，则实验者不必构设上述“询问口，而需在设计程序计数器PC接数控制信号LP时兼顾到KB和PB这两个条件，能使KB为“1”或PB为“1”时，LP为“1”有效，使程序计数器PC接受转移地址。
这种方法的键盘和打印机工作程序可如下编写：
KEY：
JKBKEY：
查KB，若KB为“1”则等待有键入
LDA401H；读键值
…;键值处理
PRINT：
JPBPRINT；查PB，若PB为“1”则等待打印完
STA402H；输出打印
2.9应用程序编写：
编写应用程序时，即编写实验计算机指令系统的应用程序。
如四则运算，图形打印程序等。
在编写答应程序时，不仅要考虑到CPU与打印机的连接使用方式，还要考虑到
第3章实验计算机的组装
3．1实验组装的准备和注意事项：
根据前面的设计思路，在TTL器件实验板上进行实验接线。
而FD-CES实验仪在前面也已经提到过，首先检验要使用的接线板，认清该板信号接线插座上所标的符号，检验要使用的集成电路信号。
3.1.2信号连线：
用红导线将各集成电路“+5V”连通，用黑导线将各集成电阶“地”连通。
根据所设计的实验计算机接线图表按不同功能部件逐个连线，不同模块或不同类型的信号线组好用不同颜色导线，以便查线和改线。
以上两步要严格按设计方案实施，防止接错线或用错器件造成逻辑错误。
另外还要注意组装的工艺
升级会员 