微机原理重点考试习题Chapter 6.docx
《微机原理重点考试习题Chapter 6.docx》由会员分享，可在线阅读，更多相关《微机原理重点考试习题Chapter 6.docx（16页珍藏版）》请在冰点文库上搜索。
微机原理重点考试习题Chapter6
第6章微机的存储器系统
一、本章内容概述
存储器是计算机的重要组成部分之一，计算机要执行的指令以及待处理的数据等都要事先存储在存储器中，以实现计算机自动的、连续的工作。
计算机中使用的存储器有内存和外存之分，CPU能直接访问的是内存，外存信息必须调入内存方可被CPU使用。
本章主要讨论作为内存的半导体存储器。
在简要介绍的分类和基本存储元件电路的基础上，重点介绍了常用的几种典型存储器芯片及其与CPU之间的连接与扩展问题，并简要介绍了目前广泛应用的几种新型存储器。
6.1概述
1.存储器的分类
存储器是计算机用来存储信息的部件。
按存取速度和用途可把存储器分为两大类：
内存和外存。
内存：
把通过系统总线直接与CPU相连、具有一定容量、存取速度快的存储器称为内存储器，简称内存。
目前内存一般都使用半导体存储器。
外存：
把通过接口电路与系统相连、存储容量大而速度较慢的存储器称为外存储器，简称外存。
外存常使用磁介质或光介质存储器，如硬盘、软盘和光盘等。
2.半导体存储器的分类
从应用角度可将半导体存储器分为两大类：
随机读写存储器RAM（RandomAccessMemory）和只读存储器ROM（ReadOnlyMemory）。
RAM是可读、可写的存储器，CPU可以对RAM的内容随机地读写访问，RAM中的信息断电后即丢失。
ROM的内容只能随机读出而不能写入，断电后信息不会丢失，常用来存放不需要改变的信息（如某些系统程序），信息一旦写入就固定不变了。
半导体存储器的分类如图6.1所示。
图6.1半导体存储器的分类
3.半导体存储器的主要技术指标
1）存储容量
存储器可以存储的二进制信息总量称为存储容量。
存储容量有两种表示方法：
⑴位表示方法。
以存储器中的存储地址总数与存储字位数的乘积表示。
如1K×4位，表示该芯片有1K个单元（1K＝1024），每个存储单元的长度为4个二进制位。
⑵字节表示方法。
以存储器中的单元总数表示（一个存储单元由8个二进制位组成，称为一个字节，用B表示）。
如128B，表示该芯片有128个单元。
2）存储速度
存储器的存储速度可以用两个时间参数表示，一个是“存取时间”，定义为从启动一次存储器操作到完成该操作所经历的时间；另一个是“存储周期”，定义为启动两次独立的存储器操作之间所需的最小时间间隔。
3）可靠性
存储器的可靠性用平均故障间隔时间MTBF来衡量。
MTBF越长，可靠性越高。
4）性能／价格比
这是一个综合性指标，性能主要包括上述三项指标：
存储容量、存储速度和可靠性，对不同用途的存储器有不同的要求。
4.半导体存储器芯片的基本结构
半导体存储器芯片一般有存储体和外围电路两大部分组成。
存储体式存储信息的部分，由大量的基本存储电路组成。
外围电路主要包括地址译码电路和有三态数据缓冲、控制逻辑两部分组成的读/写控制电路。
6.2随机读写存储器
随机读写存储器主要采用MOS工艺制成，可分为静态存储器和动态存储器。
1.静态存储器（SRAM）
存储元由双稳电路构成，存储信息稳定。
由于静态RAM的基本存储电路中管子数目较多，故集成度较低。
另外，静态RAM的功耗比较大。
但是静态RAM不需要刷新电路，所以简化了外围电路。
2.典型的静态存储器芯片
⑴Intel2114SRAM芯片
Intel2114SRAM芯片采用18引脚封装，其容量为1K×4位，+5V电源，芯片引脚图和逻辑符号分别如图6.2和6.3所示。
Intel2114SRAM芯片主要引脚有：
地址线：
10根（A9～A0）
数据线：
4根（I/O4～I/O1）
写允许信号：
WE
图6.2Intel2114引脚图
选片信号：
CS
图6.3Intel2114逻辑符号
⑵Intel6116SRAM芯片
Intel2114SRAM芯片采用24引脚封装，其容量为2K×8位，+5V电源，芯片引脚图和逻辑符号分别如图6.4和6.5所示。
Intel2114SRAM芯片主要引脚有：
地址线：
11根（A10～A0）
数据线：
8根（D8～D0）
写允许信号：
WE
数据输出允许信号：
OE
A8
A8
选片信号：
CS
3.动态存储器（DRAM）
存储元主要由电容构成，由于电容存在的漏电现象而使其存储的信息不稳定，故DRAM芯片需要定时刷新。
另外，动态存储器的结构简单，因而集成度高，但要求的读写外围电路较复杂，适合于大容量存储器。
4.典型的动态存储器芯片
（1）Intel2164DRAM芯片
Intel2164DRAM芯片采用16引脚封装，其容量为64K×1位，+5V电源，芯片引脚图和逻辑符号分别如图6.6和6.7所示。
Intel2164DRAM芯片主要引脚有：
地址线：
8根（A7～A0）写（或读）允许信号：
WE
数据输入线：
1根（DIN）行地址选通信号：
RAS
CAS
数据输出线：
1根（DOUT）列地址选通信号：
CAS
图6.7Intel2164逻辑符号
（2）Intel2116DRAM芯片
Intel2116DRAM芯片采用16引脚封装，其容量为16K×1位，+5V电源，芯片引脚图和逻辑符号分别如图6.8和6.9所示。
Intel2116DRAM芯片主要引脚有：
地址线：
7根（A6～A0）写（或读）允许信号：
WE
数据输入线：
1根（DIN）行地址选通信号：
RAS
数据输出线：
1根（DOUT）列地址选通信号：
CAS
图6.9Intel2116逻辑符号
CAS
注意：
随机存储器芯片的地址输入线只有该芯片所需地址线的一半，因此采用地址线分时复用技术来解决地址码不足的矛盾。
即先把低位地址信号在行地址选通信号RAS有效时通过芯片的地址输入线送至行地址锁存器，而后把高位地址信号在列地址选通信号CAS有效时通过芯片的地址输入线送至列地址锁存器，从而实现了地址码的传送。
6.3只读存储器
只读存储器的结构简单，集成度高，断电后信息不会丢失，是一种非易失性器件，可靠性比较高。
只读存储器可分为掩模式只读存储器（MROM）、可编程只读存储器（PROM）、可擦写可再编程只读存储器（EPROM、EEPROM）。
1.典型的EPROM芯片（Intel2716）
Intel2716EPROM芯片的容量为2K×8位，采用双列直插是24引脚封装。
其引脚和逻辑符号如图6.10和6.11所示。
Intel2716EPROM芯片的主要信号有：
地址信号：
A10～A0选片信号：
CS
A8
数据信号：
O7～O0待机/编程信号：
PD/PGM
A8
注意：
PD/PGM为双功能控制信号，在读操作时，当PD/PGM＝1时，芯片处于待机方式，其功耗下降75％；在写操作时（当VPP＝+25V，CS=1时），芯片处于编程方式，在PD/PGM端加上52ms的正脉冲，就可以将数据线上的信息写入指定的地址单元。
2.典型的E2PROM芯片（Intel2816）
Intel2816是2K×8的E2PROM芯片，有24条引脚，单一+5V电源，其引脚和逻辑符号如图6.12和6.13所示。
Intel2816EPROM芯片的主要信号有：
地址信号：
A10～A0写允许信号：
WE
选片信号：
CS输出允许信号：
OE
数据输入／输出信号：
I/O7～I/O0
CE
A8
6.4存储器的扩展
存储器的扩展主要解决两个问题：
一个是如何用容量较小、字长较短的芯片，组成微机系统所需的存储器；另一个是存储器如何与CPU的连接。
1.存储芯片的扩展
存储芯片的扩展包括位扩展、字扩展和字位同时扩展等三种情况。
（1）位扩展
位扩展是指存储芯片的字（单元）数满足要求而位数不够，需要对每个存储单元的位数进行扩展。
扩展的方法是将每片的地址线、控制线并联，数据线分别引出。
其位扩展特点是存储器的单元数不变，位数增加。
（2）字扩展
字扩展是指存储芯片的位数满足要求而字（单元）数不够，需要对存储单元数进行扩展。
扩展的原则是将每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。
（3）字位同时扩展
字位同时扩展是指存储芯片的位数和字数都不满足要求，需要对位数和字数同时进行扩展。
扩展的方法是线进行位扩展，即组成一个满足位数要求的存储芯片组，再用这个芯片组进行字扩展，以构成一个既满足位数又满足字数的存储器。
扩展存储器所需存储芯片的数量计算：
若用一个容量为mK×n位的存储芯片构成容量为MK×N位（假设M＞m，N＞n，即需字位同时扩展）的存储器，则这个存储器所需要的存储芯片数为（M／m）×（N／n）。
然而，对于位扩展：
因为，M＝m，N＞n，则所需芯片数为N／n；对于字扩展：
因为，N＝n，M＞m，则所需芯片数为M／m。
2.存储器与CPU的连接
扩展的存储器与CPU的连接实际上就是与三总线中相关信号的连接。
1）存储器与控制总线的连接
在控制总线中，与存储器相连的信号为数不多，如8086/8088最小方式下的M/IO（8088为IO/M）、RD和WR，最大方式下的MRDC、MWTC、IORC和IOWC等，连接非常方便，有时这些控制线（如M/IO）也与地址线一同参与地址译码，生成片选信号。
2）存储器与数据总线的连接
对于不同型号的CPU，数据总线的数目不一定相同，连接时要特别注意。
8086CPU的数据总线有16根，其中高8位数据线D15～D8接存储器的高位库（奇地址库），低8位数据线D7-D0接存储器的低位库（偶地址库），根据BHE（选择奇地址库）和A0，（选择偶地址库）的不同状态组合决定对存储器做字操作还是字节操作。
请参考教材P229图6.20。
8位机和8088CPU的数据总线有8根，存储器为单一存储体组织，没有高低位库之分，故数据线的连接较简单。
3）存储器与地址总线的连接
对于字扩展和字位同时扩展的存储器与地址总线的连接分为低位地址线的连接和高位地址线的连接。
低位地址线的连接较简单，直接和存储芯片的地址信号连接作为片内地址译码，而高位地址线的连接主要用来产生选片信号（称为片间地址译码），以决定每个存储芯片在整个存储单元中的地址范围，避免各芯片地址空间的重叠。
片间地址译码一般有线选法和译码法两种。
⑴线选法
所谓线选法就是直接将某高位地址线与某存储芯片片选端连接。
这种方法的特定是简单明了，且不需要另外增加电路。
但存储芯片的地址范围有重叠，且对存储空间的使用是断续的，不能充分有效地利用存储空间，扩从存储容量受限。
⑵译码法
所谓译码法就是使用译码电路将高位地址进行译码，以其译码输出作为存储芯片的片选信号。
其特点是连接复杂，但能有效地利用存储空间。
译码电路可以使用现有的译码器芯片。
常用的译码芯片有：
74LS139（双2-4译码器）和74LS138（3-8译码器）等。
①74LS139译码器
74LS139芯片中共有两个2-4译码器，其引脚排列和逻辑符号如图6.14和6.15所示。
其中：
G为使能信号（即选片信号），低电平有效。
A、B为译码输入信号，控制译码输入的有效性。
2Y1
Y0、Y1、Y2、Y3为译码输出信号，低电平有效。
74LS139
②74LS138译码器
74LS138是3-8译码器，即对3个输入信号进行译码，得到8个输出状态。
74LS138的引脚排列和逻辑符号如图6.16和6.17所示。
其中：
G2B、G2A、G1为使能信号（即选片信号），用于引入控制信号。
G2B、G2A低电平有效，G1高电平有效。
A、B、C为译码输入信号。
Y4
Y7～Y0为译码输出信号，低电平有效。
74LS138
二、重点和难点分析
本章的重点是存储器的扩展。
存储器与CPU的连接实际上是与三总线的相关信号的连接。
其中，与数据总线和控制总线的连接比较简单，而与地址总线的连接分为低位地址线的连接和高位地址线的连接。
在地址线的连接中，低位地址线的连接较简单，直接和存储芯片的地址信号连接作为片内地址译码，而高位地址线的连接主要用来产生选片信号（称为片间地址译码），以决定每个存储芯片在整个存储单元中的地址范围，避免各芯片地址空间的重叠。
1.存储器与8位CPU的连接
在8位CPU组成的微机系统中,CPU可访问的地址为64K，地址范围为0000H～FFFFH，而存储芯片的容量有限，只占整个64K地址空间的一部分。
因此，它们与CPU连接时，需要确定各芯片的地址区间，这就是存储器的地址分配。
（1）ROM与8位CPU的连接
例6.1设某系统需装6KB的ROM，地址范围安排在0000H～17FFH。
请画出使用EPROM芯片2716构成的连接线路图。
【分析】2716的容量为2K×8，需用3片进行字扩展。
2716有8条地址线（O7～O0）正好与CPU的地址总线（D7～D0）连接；11条地址线（A10～A0）与CPU的低位地址线（A10～A0）连接。
2716选片信号（CS）的连接是一个难点，需要考虑两个问题：
一是与CPU高位地址线（A15～A11）和控制信号（IO／M、RD）如何连接，二是根据给定的地址范围如何连接。
假如选择译码法，根据给定的地址范围，可列出3片EPROM的地址范围如表6.1所示。
表6.1EPROM芯片地址范围
芯片
A15
A14
A13
A12
A11
A15～A0
地址范围
（十六进制）
最低地址
最高地址
EPROM1
0
0
0
0
0
00000000000
11111111111
0000H～07FFH
EPROM2
0
0
0
0
1
00000000000
11111111111
0800H～0FFFH
EPROM3
0
0
0
1
0
00000000000
11111111111
1000H～17FFH
其中，CPU的高位地址线A11、A12、A13分别与74LS138的输入端A、B、C连接，A14与使能端G2B连接，A15与使能端G2A连接；控制信号IO/M、RD经或非门与使能端G1连接。
图6.18EPROM与CPU的连接
【解】根据表6.1，EPROM与CPU的连接如图6.18所示。
（2）静态RAM与8位CPU的连接
例6.2设用2114静态RAM芯片构成4K×8位存储器，其地址范围为2000H～2FFFH。
试画出连接线路图。
【分析】2114的结构是1K×4位，要用此芯片构成4K×8位的存储器需进行字位同时扩展，需用芯片数为：
M/m×N/n＝4/1×8/4＝8。
可先用两片2114按位扩展方法组成1K×8的存储器组，再用8片组成四组1K×8位的存贮器。
1K芯片有10根地址线，可接地址总线A9～A0，每组中的两片2114的数据线I/O4～I/O1，则分别接数据总线的高4位D7～D4和低4位D3～D0。
根据给定的地址范围，可列出每组2114芯片组的地址范围如表6.2所示。
表6.2RAM芯片组地址范围
芯片
A15
A14
A13
A12
A11
A10
A15～A0
地址范围
（十六进制）
最低地址
最高地址
RAM1
0
0
1
0
0
0
0000000000
1111111111
2000H～23FFH
RAM2
0
0
1
0
0
1
0000000000
1111111111
2400H～27FFH
RAM3
0
0
1
0
1
0
0000000000
1111111111
2800H～2BFFH
RAM4
0
0
1
0
1
1
0000000000
1111111111
2C00H～2FFFH
假如将高6位地址A15～A10用74LS138进行译码来控制各芯片的片选端，由表6.2可知，高3位地址线A15～A13可分别接74LS138使能端的G2B、G2A、G1，低3位地址线A12～A10可分别接74LS138输入端的C、B、A。
控制信号IO/M、WR经与非门接2114的写允许信号WE。
【解】RAM存储芯片2114与CPU的连接线路图如图6.19所示。
D3～D0
（3）动态RAM与8位CPU的连接
例6.3设用单片存储容量为16K×1位的Intel2116动态RAM芯片组成一个16K×8位的存储器，其地址范围为4000H～7FFFH。
试画出连接线路图。
【分析】因2116芯片的容量为16K×1故需用8片按位扩展方法才能组成16K×8的存储器。
每片2116芯片上有一条I/O线，正好分别与CPU的8条数据总线D7～D0相连。
为解决2116用7个地址输入端传送14位地址的矛盾，地址信息的输入采用分时方式，因此，CPU在读或写存储器时，由M／IO信号经过行列选通信号发生器，产生相应的行地址选通信号RAS、RAS，列地址选通信号CAS、CAS和读写控制信号WE，分别送到2116和地址多路转换器。
当A15＝0，A14＝1及IO/M＝0时，利用RAS信号使动态RAM被选中。
CPU的地址总线A13～A0上的行地址A6～A0和列地址A13～A7，分别在RAS和CAS的控制下，经地址多路转换器，被分别送入2116芯片内部的行地址锁存器和列地址锁存器，经译码后，选中被寻址的存储单元。
【解】动态RAM存储芯片2116与CPU的连接线路图如图6.20所示。
CAS
（4）内存储器（EPROM、RAM）与8位CPU的连接
例6.4有一8位微机系统中，其内存地址空间分配为：
0000H～1FFFH的8K字节为EPROM；2000H～2FFFH的4K字节为静态RAM；3000H～3FFFH的4K字节为待扩存储空间。
要求EPROM用Intel2716，RAM用Intel2114，用74LS138译码器作片选控制，试画出其连接图。
【分析】2716的容量为2K×8，需用4片进行字扩展。
2716有8条地址线（O7～O0）正好与CPU的地址总线（D7～D0）连接；11条地址线（A10～A0）与CPU的低位地址线（A10～A0）连接。
2114的结构是1K×4位，要用此芯片构成4K×8位的存储器需进行字位同时扩展，需用芯片数为：
M/m×N/n＝4/1×8/4＝8。
可先用两片2114按位扩展方法组成1K×8的存储器组，再用8片组成四组1K×8位的存贮器。
1K芯片有10根地址线，可接地址总线A9～A0，每组中的两片2114的数据线I/O4～I/O1，则分别接数据总线的高4位D7～D4和低4位D3～D0。
根据给定的地址范围，可列出每组2114芯片组的地址范围和4片2716芯片的地址范围如表6.3所示。
表6.3EPROM、RAM芯片组地址范围
芯片
A15
A14
A13
A12
A11
A10
A15～A0
地址范围
（十六进制）
最低地址
最高地址
EPROM1
0
0
0
0
0
0/1
0000000000
1111111111
0000H～07FFH
EPROM2
0
0
0
0
1
0/1
0000000000
1111111111
0800H～0FFFH
EPROM3
0
0
0
1
0
0/1
0000000000
1111111111
1000H～17FFH
EPROM4
0
0
0
1
1
0/1
0000000000
1111111111
1800H～1FFFH
RAM1
0
0
1
0
0
0
0000000000
1111111111
2000H～23FFH
RAM2
0
0
1
0
0
1
0000000000
1111111111
2400H～27FFH
RAM3
0
0
1
0
1
0
0000000000
1111111111
2800H～2BFFH
RAM4
0
0
1
0
1
1
0000000000
1111111111
2C00H～2FFFH
对于2716和2114分别需要11条和10条地址线实现片内字选。
高位地址线A13、A12、A11用于EPROM和RAM芯片的片选。
由于2114的存储容量为1K，而74LS138译码器的每条译码输出线可寻址2K字节的存储空间，因此需用A10与74LS138译码器的译码输出端进行逻辑组合（即二次译码）后，才能对2114进行片选。
【解】根据地址范围表6.3可画出2716和2114的连接图如图6.21所示。
CPU
2.存储器与16位CPU的连接
在16位CPU8086中，存储器的构成分为高位（奇地址）库和低位（偶地址）库两部分，其地址总线为16位。
因此，扩展的存储器与16位CPU的连接关键在于如何构成高低两个库的问题。
（1）只读存储器与8086CPU的连接
例6.5在有16根地址总线的微机系统中，采用2732EPROM存储器芯片，形成8K字节的程序存储器，试画出存储器芯片的连接电路。
【分析】因为2732芯片的容量为4K×8位，为了存储16位指令字，需要使用两片此类芯片并联组成一组。
其中，数据总线的高8位D15～D8和低8位D7～D0分别与两片2732的数据输出线O7～O0相连；低位地址线A12～A1接至两片2716的A11～A0；其余的高位地址线和M/IO（高电平）控制信号组合用来产生选片信号CS与2732的CE信号连接，控制信号RD与2732的OE相连。
【解】两片EPROM2732组成的程序存储器如图6.22所示。
1
≥1
（2）静态RAM与8086CPU的连接
例6.6请用Intel6116RAM存储器芯片构成2K字的存储器，画出电路连接图。
【分析】因为6116芯片的容量为2K×8位，要构成2K字存储器，需要使用两片此类芯片并联组成。
其中，CPU的数据总线的高8位D15～D8和低8位D7～D0分别与两片6116的数据输入输出线I/O7～I/O0相连；CPU的低位地址线A11～A1接至两片6116的A10～A0；地址信号A0和控制信号BHE分别与两片6116的选片信号CE相连，用于选择偶数地址的低位库和奇数地址的高位库；控制信号RD和WR分别与6116的OE和WE相连。
【解】两片6116组成的2K字存储器如图6.23所示。
四、自测练习题参考答案
㈠选择题
2.B4.C6.A8.D10.B12.C14.D16.C18.D
㈡填空题
1.半导体存储器，磁光存储器
3.存储容量，存储时间，可靠性，性能/价格比
5.ROM，PROM，EPROM，E2PROM
7.64K，0000H，FFFFH，1M，00000H，FFFFFH
9.RD，地址译码电路，RD，WR，地址译码电路
11.读，写
13.64K
15.1个，2个
升级会员 