半导体器件模拟.docx
《半导体器件模拟.docx》由会员分享，可在线阅读，更多相关《半导体器件模拟.docx（175页珍藏版）》请在冰点文库上搜索。
半导体器件模拟
CONTENTS
PART1:
NMOS
___________________________________________________
1GettingStarted1
2CreatinganNMOSDeviceStructureUsingATHENA3
3NMOSDeviceSimulationUsingATLAS25
4CreatingNMOSStructureUsingDEVEDIT35
PART2:
OTHERDEVICES
___________________________________________________
5ThinFilmResistor:
CreatinganThinFilmResistorUsingATHENA45
6ZenerDiode56
7MSJunction:
CreatingaM-SJunctiongUsingATLAS59
8MESFET65
9BJT89
10SolarCell106
11TFT119
Appendix129
Chapter1:
开始
1.1在DeckBuild下运行ATHENA
进入红帽子系统桌面后,在桌面空白的地方进行如下操作:
鼠标右键—>新建终端—>输入“deckbuild-an&”命令—>回车
过几秒钟时间,DECKBUILD窗口就出现了.在窗口左下方将看到“ATHENA”字样.这表明现在已进入ATHENA模块.
图1.1DECKBUILD窗口
为了熟悉DECKBILD下ATHENA的运行机制,我们可以下载和运行一些ATHENA标准例子.
1.2下载并运行ATHENA标准例子
在AHENA窗口进行如下操作:
右键点击MainControl—>选Examples...—>双击所感兴趣的目录和子目录—>loadexample->run
Chapter2:
用ATHENA创建一个NMOS器件结构
2.1过程总揽
在本章中,用户将学习到创建一个典型MOSFET结构的基本操作.这些操作包括:
◇创建一个好的模拟网格
◇保形沉积（conformaldeposition）
◇几何刻蚀
◇氧化,扩散,退火以及离子注入
◇结构操作
◇保存与下载结构
所有这些操作,都单独在ATHENA工艺模拟器中进行.
2.2创建一个初始结构
2.2.1定义初始矩形网格
a.清理当前文本窗口:
右键点击File—>选EmptyDocument.
b.把ATHENA作为模拟器——在文本窗口输入如下语句:
goathena
接下来,我们将定义初始的矩形网格.需要注意的是,正确的定义网格在工艺模拟中至关重要.格点数直接影响到器件的精度和时间.一个精细的网格应该出现在关键区域,如离子注入的地方,pn结形成的区域,或者光模拟中的光敏部分.
c.打开网格定义窗口:
右键点击Commands—>选MeshDefine...
2.2.2创建一个0.6um*0.8um模拟区域及一个非均匀网格
在打开的MeshDefine界面,进行如下操作:
a.Direction:
X（默认项）.
b.单击Comment输入“Non-UniformGrid（0.6um*0.8um）”.
c.单击Location,输入0;单击Spacing,输入0.1.
d.单击Insert.
e.采用同样的方法设置x=0.2时spac=0.01;x=0.6时spac=0.01.
f.创建Y方向上的网格:
在Direction一栏单击Y,设置y=0.00时spac=0.008;y=0.2时
spac=0.01;y=0.5时spac=0.05;y=0.8时spac=0.15.
我们将注意到网格最密的地方是在表面（y=0um至y=0.2um的地方）.因为在后面这个区域将形成NMOS的表面有源区.
g.预览矩形网格:
单击View....（注意总共产生了1786个格点和3404个三角形.）
h.写入文本窗口:
单击WRITE.
2.3定义衬底
a.打开ATHENAMeshInitialize菜单:
右键点击Commands—>MeshInitialize.
b.在弹出的窗口作出如下选择:
Material:
Silicon
Orientation:
100
Impurity:
Boron
Concentration:
ByConcentration,1.0,14
Dimensionality:
2D
Comment:
InitialSiliconStructurewith<100>Orientation（可选项.建议新手使用,）
这样一来,一个尺寸0.6um×0.8m、均匀掺杂硼1×1014atom/cm3、（100）方向的硅衬底就创建出来了.（Si（100）衬底:
具有低界面电荷、低界面缺陷的优点.CMOS集成电路一般采用（100）晶向的硅材料）
c.单击WRITE
d.单击RUN
DECKBUILD自动产生一临时结构文件structoutfile=.history01.str.采取以下方法还可查看其具体结构:
鼠标高亮“.history01.str”—>右键点击Tools—>选择Plot及PlotStructure,稍等一会儿,就可看到结构图.默认情况下,它只显示regional和material信息.
如想查看网格或其它信息,右键点击plot—>Display,选择第一个图标（Mesh）然后点击Apply即可看到其网格分布.Tonyplot:
Display（2DMesh）窗口其他图标分别表示:
Edges、Regions（orMaterial）、Contour、Light、Vectors、Junctions、Electrodes、Threed、Draw（？
）.
2.4生成栅氧层
接下来,我们将要在硅表面上在950℃、3%HCL、1个大气压条件下采用干氧法持续11分钟成长一层栅氧层.
先后选择“Commands—>Process—>Diffuse”打开ATHENADiffuse菜单.在时间、温度、环境栏分别输入或选择11、950、DryO2.（注意:
输入数字后均需按回车键.）选择GasPressure（atm）和HCL%,输入预先设定好的值1和3.Comment一栏输入“gateOxidation”.然后写入DECKBUILD.
单击Cont按钮继续模拟.之后将生成str文件.
接着绘画str文件.history02.str——高亮“.history02.str”并选择Plot及PlotStructure即可看到最新模拟结构.
2.5提取栅氧层厚度
下来将提取在氧化过程中栅氧层的厚度.将使用到DECKBUILD中Extract语句.
Extract可非常快速容易地整合和控制某值或曲线.你可以创建你自己定制的表达式或选择工艺和器件模拟器提供的标准程序.也即,你可选一标准的表达式并修改使之满足自己的需要.
依次选择“Commands—>Extract”进入ATHENAExtract菜单.选择或输入以下:
Extract:
Materialthickness
Name:
Gateoxide
Material:
SiO~2
Extractlocation:
X
Value:
0.3
单击WRITE及Cont按钮继续模拟,将可看到提取的栅氧层厚度.厚度约在131埃.
在一步我们将用DECKBUILD的Optimizer对栅氧层的厚度进行优化.
2.6优化栅氧层厚度
在本节我们将学习怎样使用Optimizer对栅氧层工艺参数进行优化.假设栅氧层目标厚度为100埃.为了达到此目的,扩散温度和气压均需调节.
先后单击“MainControl—>Optimizer”即进入DECKBUILDOptimizer界面.
在Mode为Setup下,选择最大误差为1%——“Maximumerror（%）=1”（Stopcriteria一栏下）.
改Mode为Parameters.在本例中,栅氧厚度优化参数选择温度和压强.为此,我们得回到DECKBUILD中并高亮“diffusetime=11temp=950dryo2press=1.00hcl.pc=3”（如图2.1）.然后再回到Optimizer,依次选择“Edit—>Add”,选temp和press项,单击Apply.
改Mode为Targets.Optimizer将用DECKBUILD中Extract语句定义优化目标.因此,再次回到DECKBUILD文本窗口并高亮extract一句（如图2.2）.在再回到Optimizer时,选“Edit—>Add”,在Targetvalue栏输入目标值“100”.
为了监视整个优化过程,在Mode栏选Graphics并单击Optimize.
整个优化过程将不断调整温度和压强以最终达到目标值.
最终Optimizer将收敛于温度、压强分别约为926℃、0.98时,提取的栅氧厚度为100.209埃.接着我们将这个值复制到DECKBUILD中以得到目标值——改Mode为Parameters,选“Edit—>CopytoDeck”即可.
图2.1高亮diffuse一句
图2.2高亮extract一句
2.7离子注入
离子注入是半导体掺杂的主要方法.因为离子注入在小的关键尺寸（criticaldimension,CD）和浅掺分布,高剂量,斜注入（tiltedimplant）和其他先进技术有着广泛应用,因此,对例子注入过程的模拟就显得非常重要了.
在本例中,我们将采用一种注入硼9.5×1011cm-2、能量10KeV、离子倾斜角度为7°、旋转30°的阈值电压调整注入.
具体过程如下:
a.选“Commands—>Process—>Implant...”打开ATHENAImplant菜单.
b.选择或输入以下:
impurity:
Boron
Dose:
9.5×1011
Energy:
10
Model:
DaulPearson
Tilt:
7
Rotation:
30
MaterialType:
Crystalline
Commnt:
ThresholdVoltageAdjustimplant
c.单击WRITE及Cont
2.8用TONYPLOT分析硼杂质分布
a.用TONYPLOT绘画str文件“.history05.str”.接着选“Plot—>Display...”
b.单击Contours图标（第四个）.
c.依次选择“Define—>Contours...”,Quantity选Boron.
d.单击Apply.
硼杂质的分布图如图所示
图2.3离子注入后硼杂质浓度分布图
接下来,我们用二维结构图上cutline工具创建一个硼杂质分布的一维横截图.
a.选“Tools—>Cutline”打开Cutline菜单.
b.选第一个图标（默认选项）.
c.鼠标左键点击氧化层上方并拖拉至结构的底部.硼杂质一维分布图就如图所示.
图2.4在结构上画垂直横截线
2.9共形沉积（conformaldeposition）多晶硅
共形沉积可用来产生多层结构.共形沉积是最简单的沉积模型,可用于对沉积层形状并无特别要求的任意情形.
NMOS工艺中多晶硅厚度为2000埃.
a.首先打开ATHENADeposit菜单——依次选“Process—>Deposit—>Deposit...”即可.
b.选择或输入以下:
Type:
conformal（默认选项）
Material:
Polysilicon
Thickness:
0.2
Totalnumberofgridlayers:
10
Comment:
ComformalPolysiliconDeposition
c.单击WRITE及Cont
d.绘画结构.结构如下.
图2.5多晶硅的共形沉积
2.10简单几何刻蚀
接下来是多晶硅栅极的定义.在本例中,多晶硅栅极边缘在x=0.35um处,中心在x=0.6um处.因此,我们将刻蚀x=0.35um以左的区域.
a.依次选择“Commands—>Process—>Etch—>Etch...”打开ATHENAEtch菜单.
b.选择或输入以下:
EtchMethod:
Geometrical（默认选项）
Geometricaltype:
Left
Material:
Polysilicon
Etchlocation（um）:
0.35
Comment:
PolysiliconDefinition
c.单击WRITE及Cont.
得到的结构图如下.
图2.6刻蚀多晶硅以形成栅极
2.11多晶硅氧化
下一步是多晶硅氧化以为多晶硅离子注入掺杂作准备.氧化条件为在900℃,1个大气压下用湿氧法进行3分钟.
因为氧化是在未损伤的图案化的（非平面的）多晶硅上进行,所以产用的方法为fermi和compress方法.fermi方法是用在掺杂浓度小于1×1020cm-3的未损伤的衬底而compress方法用于模拟非平面结构氧化及二维氧化.
a.首先打开ATHENADiffuse菜单:
依次选择“Commands—>Process—>Diffuse...”即可.
b.选择和输入以下:
Time:
3
Temperature:
900
Ambient:
WetO2
Gaspressure:
1
HCL（uncheck）
DiffusionModels:
Fermi
OxidationModels:
Compressible
Comment:
PolysiliconOxidation
c.单击WRITE及Cont
得到的结构如图.
图2.7多晶硅栅的氧化
2.12多晶硅掺杂
多晶硅氧化后,下一步就是用磷掺杂多晶硅以形成n+多晶硅栅.在这里,磷剂量为3×1013cm-2,注入能量为20KeV.
a.首先打开ATHENAImplant菜单:
依次选择“Commands—>Process—>Implant...”即可.
b.选择和输入以下:
Impurity:
Phosphorus
Dose:
3×1013
Energy:
20
Tilt:
7
Rotation:
30
Model:
DualPearson
MaterialType:
Crystalline
Comment:
PolysiliconDoping
c.单击WRITE及Cont
d.绘画结构,并观察其净掺杂分布——“Display（2DMesh）—>Contoursicon（第四个）—>Apply”.
图2.8多晶硅离子注入后净掺杂分布
e.观察磷分布——先打开Contours窗口:
“Display（2DMesh）—>Contoursicon—>Apply—>Define（右键）—>Contours...”,然后选Quantity为Phosphorus,最后单击Apply及Dismiss.
磷杂质浓度分布如下图所示.
图2.9磷杂质浓度分布
2.13隔离氧化层的淀积（SpacerOxideDeposition）
源、漏离子注入之前必须进行隔氧淀积.本例中隔氧淀积厚度为0.12um.
a.首先打开ATHENADeposit菜单:
依次选择“Commands—>Process—>Deposit—>Deposit...”即可.
b.选择和输入以下:
Material:
Oxide
Thickness:
0.12
Totalnumberofgridlayer:
10
Comment:
SpacerOxideDeposit
c.单击WRITE及Cont
图2.10隔氧淀积后的结构
2.14侧墙（SidewallSpacer）氧化隔离的形成
a.打开ATHENAEtch菜单
b.选择或输入以下:
Material:
Oxide
Thickness:
0.12
Commnt:
SpacerOxideEtch
c.单击WRITE及Cont
图2.11干刻形成边墙隔氧
2.15源/漏极注入与退火
为了形成NMOS的n+源/漏,在本例中,采用的是砷,其剂量为5×1015cm-3,注入能量为50KeV:
a.打开ATHENAImplant菜单
b.选择或输入以下:
Implant:
Arsenic
Dose:
5×1015
Energy:
50
Tilt:
7
Rotation:
30
MaterialType:
Crystalline
Comment:
Source/DrainImplant
c.单击WRITE
接下来在900℃、1个大气压、氮气氛围下退火1分钟:
a.打开ATHENADiffuse菜单
b.选择或输入以下:
Time:
1
Temperature:
900
Ambient:
Nitrogen
GasPressure:
1
DiffusionModels:
Fermi
OxidationModels（uncheck）
Comment:
Source/DrainAnnealing
c.单击WRITE及Cont
用TONYPLOT绘画该结构的掺杂分布如下图.
图2.12源/漏离子注入与退火后净掺杂分布
下一步,我们想观察退后前后净掺杂分布.为了达到此目的,
a.在上图窗口中,依次选“File—>LoadStructure...”,在filename一项键入“.history12.str”,随后右键点击Load并选Overlay.这样一来,“.history12.str”将覆盖于“.history12.str”之上.
b.依次单击“Tools—>Cutline...”打开Cutline窗口.
c.选择键盘图标,输入如下X、Y值:
StartX:
0.1Y:
-0.05
EndX:
0.1Y:
0.2
d.按回车键,在弹出的信息确认框中单击Confirm按钮即可看到退火前后一维浓度分布图如图.
图2.13退火前后净掺杂浓度分布
2.16金属的淀积
Athena中的电极可以是任意金属、硅化物或多晶硅区域.唯一的特例是背电极可以安置在结构的底部而不需考虑那里是否存在金属.在本例中,NMOS的金属化是先形成源/漏的接触窗口,然后沉积Al和Al图案化.
为了形成源/漏的接触窗口,x=0.2um以左的氧化层将被刻蚀掉.
a.打开ATHENAEtch菜单
b.选择或输入以下:
Geometricaltype:
Left
Material:
Oxide
Etchlocation:
0.2
Comment:
OpenContactWindow
c.单击WRITE及Cont
用TONYPLOT绘画其结构图如图.
图2.14金属化前形成接触窗口
接下来用ATHENADeposit沉积0.03um厚的Al.
a.首先打开ATHENADeposit菜单.
b.选择或输入以下:
Material:
Aluminum
Thickness:
0.03
Totalnumberofgridlayer:
2
Comment:
AluminumDeposition
c.单击WRITE及Cont
图2.15HalfNMOS结构的铝沉积
最后用Etch刻蚀x=0.18um以右的铝层:
a.打开ATHENAEtch菜单.
b.选择或输入以下:
Geometricaltype:
Right
Material:
Aluminum
Etchlocation:
0.18
Comment:
EtchAluminum
c.单击WRITE及Cont
图2.16HalfNMOS结构的铝刻蚀
2.17提取器件参数
在本节中,我们将提取HalfNMOS结构的一些器件参数.这些参数包括:
结深、n++源/漏方块电阻、隔氧下LDD方块电阻、长沟道阈值电压.所有这些参数,均可用DECKBUILD中的Extract提取.
2.17.1提取结深
a.打开ATHENAExtract菜单——依次选择“Commnds—>Extract”即可.
b.选择或输入以下:
Extract:
Junctiondepth
Name:
nxj
Material:
Silicon
Extractlocation:
X=0.2
c.单击WRITE.
文件窗口将出现:
extractname="nxj"xjmaterial="Silicon"mat.occno=1x.val=0.2junc.occno=1
在该extract语句中,name="nxj"是n型源/漏结深;xj表明结深将要被提取;material="Silicon"指包含结的物质为硅;mat.occno=1表明提取结深的位置为第一层硅处;x.val=0.2指提取源/漏结深于x=0.2um处;junc.occno=1表明提取结深在第一个结处.在更复杂的结构中,相同的物质层中有多于1个结.例如,一个n+源/漏区位于p型阱和n型衬底中的结构,就有两个结.
图2.17多结结构
2.17.2提取N++源/漏方块电阻
为了提取方块电阻,先再次激活ATHENAExtract菜单,然后选择或输入以下:
Extract:
Sheetresistance
Name:
n++sheetresistance
Extractlocation:
X=0.05
接着单击WRITE.文本窗口将出现如下文字:
extractname="n++sheetres"sheet.resmaterial="Silicon"mat.occno=1x.val=0.05region.occno=1
在该语句中,sheet.res为即将提取的是方块电阻;mat.occno=1和region.occno=1定义物质和区域发生层数均为1;x.val=0.05表明提取的位置为x=0.05um处.
提取的结果数据保存在results.final中.
2.17.3提取LDD方块电阻
为了提取隔氧下的LDD方块电阻,由前面模拟得到的结构,X=0.3是合理的.提取过程如上,需改变的只是Extract和Name改为lddsheetres以及Extractlocation的X量改为0.3.
2.17.4提取长沟道阈值电压
为了提取x=0.5um处NMOS的长沟道阈值电压:
a.打开ATHENAExtract菜单.
b.选择或输入以下:
Extract:
QUICKMOS1DVt
Devicetype:
NMOS
Name:
升级会员 