半导体基础知识和半导体器件工艺文档格式.docx
《半导体基础知识和半导体器件工艺文档格式.docx》由会员分享，可在线阅读，更多相关《半导体基础知识和半导体器件工艺文档格式.docx（13页珍藏版）》请在冰点文库上搜索。
物体导电通常是由电子和电洞导电。
前面提到掺杂其他元素能改变半导体的导电能力，而参与导电的又分爲电子和电洞，这样掺杂的元素（即杂质）可分爲两种：
施主杂质与受主杂质。
将施主杂质加到矽半导体中後，他与邻近的4个矽原子作用，産生许多自由电子参与导电，而杂质本身失去电子形成正离子，但不是电洞，不能接受电子。
这时的半导体叫N型半导体。
施主杂质主要爲五族元素：
锑、磷、砷等。
将施主杂质加到半导体中後，他与邻近的4个矽原子作用，産生许多电洞参与导电，这时的半导体叫p型半导体。
受主杂质主要爲三族元素：
铝、镓、铟、硼等。
电洞和电子都是载子，在相同大小的电场作用下，电子导电的速度比电洞快。
电洞和电子运动速度的大小用迁移率来表示，迁移率愈大，截流子运动速度愈快。
\
假如把一些电洞注入到一块N型半导体中，N型就多出一部分少数载子――电洞，但由於N型半导体中有大量的电子存在，当电洞和电子碰在一起时，会发生作用，正负电中和，这种现象称爲复合。
单个N型半导体或P型半导体是没有什麽用途的。
但使一块完整的半导体的一部分是N型，另一部分爲P型，并在两端加上电压，我们会发现有很奇怪的现象。
如果将P型半导体接电源的正极，N型半导体接电源的负极，然後缓慢地加电压。
当电压很小时，一般小於时基本没有电流流过，但大於以後，随电压的增加电流增加很快，当电压增加到一定值後电流几乎就不变化了。
这样的连接方法爲正向连接，所加的电压称爲正向电压。
将N型半导体接电源的正极，P型半导体接电源的负极，当电压逐渐增大时，电流开始会有少量的增加，但达到一定值後电流就保持不变，并且电流值很小，这个电流叫反向饱和电流、反向漏电流。
当电压继续加到一定程度时，电流会迅速增加，这时的电压称爲反向击穿电压。
这是由於载子（电子和电洞）的扩散作用，在P型和N型半导体的交界面附近，由於电子和电洞的扩散形成了一个薄层（阻挡层），这个薄层称作PN接面。
在没有外加电压时，PN接面本身建立起一个电场，电场的方向是由N区指向P区，从而阻止了电子和电洞的继续扩散。
当外加正电压时，削弱了原来存在於PN接面中的电场，在外加电场的作用下，N区的电子不断地走向P区，P区的电洞不断地走向N区，使电流流通。
当外加反向电压时，加强了电场阻止电子和电洞流通的作用，因此电流很难通过。
这就是PN接面的单向导电性。
半导体二极体是由一个PN接面组成，而三极管由两个PN接面组成：
射极接面和集极接面。
这两个接面把电晶体分成三个区域：
发射区、基区和集电区。
由於这三个区域的电类型不同，又可分爲PNP电晶体和NPN电晶体。
PNP电晶体和NPN电晶体虽然形式不同，但工作原理是一样的，都可以用PN接面论来说明。
第二章半导体器件和工艺
第一节半导体器件的发展过程
1947年发明了电晶体，有了最简单的点接触电晶体和接面型电晶体。
五十年代初期才开始出现市售的电晶体産品。
在1959年世界上第一块积体电路问世，由於当时工艺手段的缺乏，例如采用化学方法选择的腐蚀台面、蒸发时采用金属掩模板来形成引线，使得线宽限制在100um左右，集成度很低。
在1961年出现了矽平面工艺後，利用氧化、扩散、光刻、外延、蒸发等平面工艺，在一块矽片上集成多个元件，因而诞生了平面型积体电路。
六十年代初，实现了平面积体电路的商品化，这时的积体电路是由二极体、三极管和电阻互连所组成的简单逻辑门电路。
随後在1964年出现MOS积体电路，从此双极型和MOS型积体电路并行发展，积体电路也由最初的小规模积体电路发展到中规模集成、大规模集成甚至於超大型积体电路。
第二节半导体器件的分类
大多数半导体器件可以分成四组：
双极器件、单极器件、微波器件和光子器件。
双极器件可分成PN接面二极体、双极电晶体即三极管、晶体闸流管（又称晶闸管、可控硅）。
单极器件可分成接面型场效应电晶体（JFET）、金属—半导体场效应电晶体（MESFET）、MIS、金属—氧化物—半导体场效应电晶体（MOSFET）。
微波器件和光子器件各方面要求比较高，生産比较困难。
目前本公司主要生産双极器件（三极管和积体电路），另外还有少量的单极器件（场效应电晶体）和可控硅、芯片等。
第三节 半导体器件生産工艺概述
半导体器件制造技术是一门新兴的电子工业技术，它是发展电子电脑、宇航、通讯、工业自动化和家用电器等电子技术的基础。
半导体技术的发展是与半导体器件的发展紧密相连的。
如用合金技术制成的合金管，然後又相继出现了合金扩散管、台面管等。
1960年左右矽平面工艺和外延技术的诞生，半导体器件的制造工艺获得了重大突破，使得半导体器件向微型化、低功耗和高可靠性方向发展。
平面电晶体具有许多优点：
（一）由于平面管在整个制造过程中硅片表面及最後的管芯表面都覆盖有一层二氧化矽薄膜。
使P—N结面始终不直接裸露在外面，因此一方面可减少生産过程中受到污染，同时也可避免在管子制成後环境中水汽、各种离子和气体分子对P—N接面状态的影响，从而有效地提高了平面管的可靠性和稳定性。
（二）提高了电晶体的参数性能，主要是三项：
1.噪音低。
电晶体的低频噪音与接面状态关系非常密切，而平面管P—N结面有二氧化矽保护，表面非常稳定，所以比其他类型的电晶体都要小。
2.反向电流特别小。
由於二氧化矽的保护，使接面比较洁净，因此表面漏电流非常小，使得反向电流特别小。
3.高频大功率特性好。
通过光刻和选择扩散可以得到电极图形十分精致复杂的电晶体，使电晶体的高频大功率性能有了很大的提高。
（三）特别适合於大量的成批生産且参数一致性好。
平面管管芯是用选择扩散、蒸发电极等工艺制成，在矽片上可同时生産许多管芯，而且平面工艺比较稳定，重复性好，所以一致性也比其他类型的电晶体好。
第四节 矽外延平面管制造工艺
以NPN管爲例矽外延平面管的结构如图其主要工艺流程如下所示：
（1）切、磨、抛衬底
（2）外延（3）一次氧化（4）基区光刻（5）硼扩散/硼注入、退火（6）发射区光刻（7）磷扩散（磷再扩）（8）低氧（9）刻引线孔（10）蒸铝（11）铝反刻（12）合金化（13）CVD（14）压点光刻（15）烘焙（16）机减（17）抛光（18）蒸金（19）金合金（20）中测。
下面对上述各工序进行简单说明。
（1）切、磨、抛：
根据管子的性能选择相应的单晶矽，按要求的厚度沿（111）面进行切割，然後用金刚砂进行研磨，最後用抛光粉进行抛光，使表面光亮，无伤痕。
（2）外延：
在低电阻率的矽片上外延生长一层电阻率较高的矽单晶，这样高电阻率的外延层可提高集电极的击穿电压，低电阻率的衬底矽片可降低集电极的串联电阻，减少饱和压降。
（3）一次氧化（基区氧化）：
将矽片放在高温炉中进行氧化使表面生长一层一定厚度的二氧化矽薄膜。
（4）一次光刻（基区光刻）：
在二氧化矽层上，按器件要求的基区图形刻出视窗，使杂质只能通过此视窗进入矽片，而不能进入有二氧化矽覆盖的矽片其他区域。
基区光刻要求窗口、边缘平整，无小凸起和针孔。
（5）硼扩散/硼注入、退火：
采用扩散或注入的方法在N型的外延层中形成P型的导电区—基区。
采用注入的方法需使用退火来恢复注入对晶格的破坏以及启动注入进的硼原子。
（6）发射区光刻：
爲发射区磷扩散刻出一定图形的视窗。
要求同基区光刻。
（7）磷扩散（磷再扩）：
形成发射区的过程。
改变再扩条件来改变参数β值和BVCEO的值。
（8）低氧：
在整个矽片上生长一层氧化层以进行引线光刻，同时也可进行放大系数β的微调。
（9）引线孔光刻：
刻出电极引线接触窗口。
要求引线孔不刻偏，减少针孔。
（10）蒸铝：
用真空蒸发的方法将铝蒸发到矽片表面。
（11）反刻铝：
刻蚀掉电极引线以外的铝层，留下电极窗口处的铝作爲电极内引线。
（12）合金化：
蒸发在矽表面的铝和矽之间的接触不是欧姆接触，必须通过合金化使其变成欧姆接触。
（13）CVD：
在矽片表面淀积一层二氧化矽，作爲布线的最後钝化层，作爲电极间绝缘，消除有害缺陷。
（14）压点光刻：
刻蚀出压焊点。
（15）烘焙：
改变矽片的表面状况，减小小电流不好。
（16）机减：
根据矽片功率耗散的要求，减薄至所要求的厚度。
（17）抛光：
使减薄後的表面更加平整。
（18）蒸金：
在矽片背面蒸上一薄层高纯度金，提高电路的开关速度，而且便於以後晶片烧结。
（19）金合金：
使金与矽形成更好的接触，防止在烧结时金脱落。
（20）中测：
将参数不合格的管芯剔除。
半导体积体电路制造工艺基本与平面电晶体差不多。
具体流程如下：
（1）衬底制备
（2）埋层氧化（3）埋层光刻（4）埋层扩散（5）外延（6）隔离氧化（7）隔离光刻（8）隔离扩散（9）基区氧化（10）基区光刻（11）硼扩散/硼注入、退火（12）发射区光刻（13）磷扩散（磷再扩）（14）低氧（15）刻引线孔（16）蒸铝（17）铝反刻（18）合金化（19）CVD（20）压点光刻（21）烘培（22）中测。
积体电路制造工艺所特有的工艺：
（1）埋层扩散：
在衬底上形成高浓度的N+扩散区。
这是由於积体电路是各电晶体的集电极引出线是从矽片正面引出的，这样从集电极到发射极的电流必须从高阻的外延层流过，这相当於串联了一个很大的电阻，使电晶体的饱和压降增大，所以增加了一道埋层扩散从而降低串联电阻，减小电晶体饱和压降。
（2）隔离扩散：
由於积体电路由若干个电晶体构成，因此有若干个集电极区，电路工作时它们并不处在同一电位下，因此必须从电学上将它们隔离开。
隔离扩散的目的是形成穿透外延层的P+隔离槽，把外延层分割成若干个彼此独立的隔离岛。
下面对主要工艺程序进行敍述。
第五节 单晶拉制和衬底制备
半导体单晶是制造半导体器件的基础材料。
单晶材料是由多晶材料经过提纯、掺杂和拉制等工序而制得的。
单晶材料还要经过切片、研磨、倒角、腐蚀和抛光等工序的加工，以获得符合一定标准（厚度、晶向、平整度和损伤层）的单晶薄片，才可以供给外延或管芯制造使用。
这种单晶材料的加工过程称爲衬底制备。
先由石英砂和一定纯度的碳生成工业用矽，纯度约98%。
工业用矽经过加工变成多晶矽，纯度达到六七个“9”。
多晶矽采用直拉法或悬浮区熔法来拉制单晶棒，在拉制的过程中根据需要掺入微量的杂质，形成一定电阻率的P型单晶棒或N型单晶棒。
单晶棒沿一定的晶向切割成大圆片。
大圆片现在有3寸、4寸、5寸、6寸、8寸、12寸等几种类。
所有大圆片都有一个主参考面。
工业上主要使用两种晶面，即〈111〉和〈100〉，又加上第二参考面既能识别大圆片是〈111〉，还是〈100〉面，又能区分是N型还是P型。
沿平行或垂直於参考面的方向，分割器件管芯比较容易裂开，晶片的碎屑对铝条的划伤和划片中管芯的损坏率，也能满足自动化作业的要求。
在经过研磨、倒角、腐蚀和抛光，消除晶片表面的损伤和切片操作时産生的应力；
使矽片有很好的清洁度和平整度，这时矽片就可用於外延或生産了。
由於衬底材料的型号、晶向和电阻率的不同，所以当片子串了时很容易导致报废。
第六节外延工艺
在一定的条件下，在一块经过仔细制备的单晶衬底上沿着原来的结晶轴方向，生长出一层导电类型、电阻率、厚度和晶格结构、完整性等都符合要求的新单晶层的过程，称爲外延。
这层单晶层叫做外延层。
由於许多半导体器件是直接制作在外延层上的，外延层质量的好坏，将直接影响器件的性能。
外延层的质量通常是应满足下列要求：
完整性的晶体结构、精确而均匀的电阻率，均匀的外延层厚度、表面应光洁、无氧化、无云雾、表面无缺陷（一般指角锥体、亮点和星型缺陷等）和体内缺陷（一般指位错、层错和滑移线等）要少，对於积体电路的隐埋层还要求无图形畸变现象等。
目前在生産中常见的外延质量有角锥体，常说的矽渣，严重影响光刻质量，影响産品的合格率；
电阻率不均匀，影响産品参数的控制，很容易导致参数不合格报废。
需要外延前注意矽片表面的清洗，减少缺陷，控制好外延的均匀性不是特别的好，所以串片很容易导致参数不合格。
第七节氧化工艺
一、化工艺的种类
在半导体生産中有许多种氧化工艺，比较常用的氧化工艺爲热氧化。
矽的热氧化按下面化学反应式进行
气体种类反应式速度
O2（乾）Si+O2→SiO2慢
H2O或（H2+O2）Si+2H2O→SiO2+2H2快
在氧化过程中要消耗一定量的矽生成一定厚度的二氧化矽。
乾氧氧化的速度比较慢适合生长比较薄的氧化层。
湿氧氧化速度比较快适合生长比较厚的氧化膜，但氧化层致密性不好，光刻容易産生浮胶现象，因此在做湿氧氧化工艺时，通常采用乾氧—湿氧—乾氧的氧化工艺方法生长二氧化矽薄膜。
二、氧化矽薄膜的作用
二氧化矽薄膜最重要的应用是作爲杂质选择扩散的掩蔽膜，因此需要一定的厚度来阻挡杂质扩散到矽中。
二氧化矽还有一个作用是对器件表面保护和钝化。
二氧化矽薄膜还可作爲某些器件的组成部分：
（1）用作器件的电绝缘和隔离。
（2）用作电容器的介质材料。
（3）用作MOS电晶体的绝缘栅介质。
三、氧化矽薄膜常见的问题
1、厚度均匀性问题。
造成不均匀的主要原因是氧化反应管中的氧气和水汽的蒸汽压不均匀，此 外氧化炉温度不稳定、恒温区太短、水温变化或矽片表面状态不良等也会造成氧化膜厚度不均 匀。
膜厚不均匀会影响氧化膜对扩散杂质的掩蔽作用和绝缘作用，而且在光刻腐蚀时容易造成局 部钻蚀。
2、表面斑点。
造成斑点的原因有：
（1）氧化前表面处理不好。
（2）氧化石英管长期处於高温下，産生一些白色薄膜落在矽片表面上。
（3）水蒸汽凝聚在管口形成水珠溅在矽片表面上或水浴瓶中的水太满造成水珠射入石英管内，或清洗残留的水迹。
出现斑点後斑点处的薄膜对杂质的掩蔽能力比较低，从而造成器件性能变坏，突出的大斑点会影响光刻的对准精度。
3、氧化膜针孔。
当矽片存在位错和层错时就会形成针孔，它能使扩散杂质在该处穿透，使掩蔽失效，引起漏电流增大，耐压降低，甚至穿透，还能造成金属电极引线和氧化膜下面的区域短路造成失效。
4、反型现象。
由於表面玷污，氧化膜中存在大量的可移动的正电荷，如钠离子、氢离子、氧空位等使P型矽一侧感应出负电荷，从而出现了反型。
5、热氧化层错。
産生的原因有：
（1）矽片本身的微缺陷。
（2）磨抛或离子注入造成的表面损伤，表面玷污。
（3）高温氧化中産生的热缺陷和热应力。
四、厚度的检查
测量厚度的方法很多，有双光干涉法、电容—压电法、椭圆偏振光法、腐蚀法和比色法等。
在精度不高时，可用比色法来简单判断厚度。
比色法是利用不同厚度的氧化膜在白光垂直照射下会呈现出不同顔色的干涉条纹，从而大致判断氧化层的厚度。
顔色氧化膜厚度（埃）
灰100
黄褐300
蓝800
紫1000275046506500
深蓝1500300049006800
绿1850330056007200
黄2100370056007500
橙225040006000
红250043506250
第八节 扩散工艺
扩散技术是在高温条件下，将杂质原子以一定的可控量掺入到半导体中，以改变半导体基片（或已扩散过的区域）的导电类型或表面杂质浓度。
一、扩散工艺的优点
扩散工艺具有以下几方面的优越性：
（1）可以通过对温度、时间等工艺条件的准确调节，来控制PN接面的深度和电晶体的基区宽度，并能获得均匀平坦的接面。
（2）可以通过对扩散工艺条件的调节与选择，来控制扩散层表面的杂质浓度及其杂质分布，以满足不同器件的要求。
（3）与氧化、光刻和真空镀膜等技术相组合形成的矽平面工艺有利於改善电晶体和积体电路的性能。
（4）重复性好，均匀性好，适合与大批量生産。
二、扩散方法
在电晶体和积体电路的制造中，虽然采用的扩散工艺各不同，但是可分成一步法扩散和两步法扩散。
两步法扩散分预淀积和再分布两步进行。
一步法与两步法中的预淀积一样属於恒定表面源扩散，而两步法中的再分布属於限定表面源扩散。
由於恒定源和限定源两者的边界和初始条件不同，杂质在矽中的分布状况也各不相同。
在恒定源扩散过程中，矽片表面与浓度始终不变的杂质（气体或固体）相接触，即在整个扩散过程中矽片表面浓度NS不变，但与扩散杂质的种类、杂质在矽中的固溶度和扩散温度有关。
矽片内部的杂质浓度随时间的增加而增加，随离矽片表面距离的增加而减少。
在限定源扩散过程中，矽片内的杂质总量保持不变，没有外来杂质的补充，只依靠淀积在矽片表面上的那一层数量有限的杂质原子，向矽片体内继续进行扩散，在扩散温度恒定时，随扩散时间的增加，一方面矽片表面的杂质浓度将不断地下降。
三、扩散参数
扩散工序不论是预淀积还是再扩散，至少需要两个参数来进行检测：
（1）薄层电阻RS（Ω/□）；
（2）扩散结深Xj（um）。
薄层电阻Rs又称方块电阻R□，它表示表面爲正方形的扩散薄层在电流方向（电流方向平行于正方形的边）上所呈现的电阻。
薄层电阻的大小与薄层的长度无关，而与薄层的平均电导率成反比，与薄层厚度（即接面深度）成反比。
扩散接面Xj就是PN接面所在的几何位置，也可以说是P型杂质浓度与N型衬底杂质相等的地方到矽片表面的距离（或者N型杂质浓度与P型衬底杂质相等的地方到矽片表面的距离）。
四、扩散常见的质量问题
（1）合金点和破坏点：
在扩散後有时可观察到扩散窗口的矽片表面上有一层白雾状的东西或有些小的突起，用显微镜观察时前者是一些黑色的小圆点，後者是一些黄亮点、透明的突起，小圆点称爲合金点，透明突起称爲破坏点。
杂质在这些缺陷处的扩散速度特别快，造成结平面不平坦，PN接面低击穿或分段击穿。
（2）表面玻璃层。
硼和磷扩散之後，往往在矽片表面形成一层硼矽玻璃或磷矽玻璃，这是由於扩散温度过高或扩散时间过长産生的，此玻璃层与光刻胶的粘附性极差，光刻腐蚀时容易脱胶或産生钻蚀，而且该玻璃层不易腐蚀。
（3）白雾。
这种现象在固一固扩散及液态源磷扩散经常发生。
主要原因是淀积二氧化矽层（含杂质源）时就産生了，或在磷扩散时磷杂质浓度过高以及石英管中偏磷酸産生大量的烟雾喷射在矽片表面，在快速冷却过程中産生。
光刻时容易造成脱胶或钻蚀。
（4）方块电阻偏大或偏小。
方块电阻的变化反映了扩散到矽中的杂质总量的多少，容易造成管芯数不易控制。
第九节 光刻工艺
光刻是一种图形复印和化学腐蚀相结合的精密表面加工技术。
光刻的目的就是按照器件设计的要求，在二氧化矽薄膜或金属薄膜上面，刻蚀出与掩摸版完全对应的几何图形，以实现选择性扩散和金属薄膜布线的目的。
光刻工艺流程一般分爲涂胶、前烘、曝光、显影、坚膜、腐蚀和去胶等步骤。
光刻质量要求：
（1）刻蚀的图形完整、尺寸准确、边缘整齐、线条陡直。
（2）图形内无小凸起、无针孔、不染色、刻蚀乾净。
（3）矽片表面清洁、发花、没有残留的被腐蚀物质。
（4）图形套合十分准确。
第三章销售需知
1.我司目前晶片主要销售的品种有TR\SCR\TRIAC\JEFT。
（指UTC）
2.客户询问时多会问成品名称，一种成品名称可能对应一种版图的晶片，也可能对应多个版图晶片（如9012对应9611—*和2002——*），很多客户爲了降低成本原意选择小版图晶片（因小版图晶片单只管芯成本较低），但也有客户担心小版图晶片特性会出问题，同样的成品名称可能有大小功率之分，如客户问8050，则需确认爲大功率（晶片9604NA）的还是小功率的（晶片9611N）。
3.晶片名称爲我们自己起的名称，多与此品种光刻板的名称对应，9611PB——9611爲版号，P表示此晶片爲P型晶片（对应N型晶片），B多表示档位，即Hfe值或放大倍数β，一种晶片可能对应多个成品，如9611PB对应成品爲9012或小功率8050，又如X601NP对应的成品可叫X1225又可叫PCR406。
4.管芯步距与整个晶片的有效图形有反向对应关系，在晶片大小一定的前提下，步距越大（即单个管芯越大），有效图形越少，而合格管芯数=有效图形*合格率。
对於封装商客户来说，小管芯好做，大管晶片不好做而且成本高，一般有客户要用大功率、大电流参数会选用大管芯，大管芯成品单价高。
对於中测来讲，大管芯晶片好测，测试较快些，如772/882晶片，1个多小时测1片，小管芯晶片要3个小时测1片。
5.放大倍数HFE爲TR重要参数，一般我们公司提供的HFE上限=下限*2，即120-240、150-300、200-400、500-1000，档位过窄则生産有困难，而现在市场上对HFE的要求越来越窄。
6.晶片价格：
版图小、成品率又较高的晶片可提供免测片，安顺现在给我们的免测片合格率>
96%，现在可出免测片的有：
2007N/P、9603N/P、9611N/P、9901N、601NP，测试时如合格率不足96%则全片点测，免测片按片报价，点测片按只报价。
一般点测片都给予2-4个点的备品数量，即100PCS只收98PCS-96PCS的货款，新客户多给2个点备品。
7.背蒸：
一般晶片尺寸大於的爲背银片，小於爲背金片，等於爲背金或背银。
背金晶片可以直接与框架焊接在一起，称为共晶，背银晶片则需银浆（导电胶、非导电胶、铅锡银）来贴合。
8.共晶：
是装片方式的一种，利用机台的高温使金属熔化结合，主要针对小功率産品，晶片背面成份爲金，共晶与导电胶比，有牢度好散热快，热阻小，饱和压降低的优点，但基本局限於晶片尺寸以下的管芯。
背金只能做共晶。
金、铝层加厚：
金层加厚，主要用在小功率的品种上（9000系列的），起到金属共熔的作用。
铝层加厚，指在用铜线焊接时，因铜很硬，而且焊接较深（牢固），因此爲了不损伤金铝层内的晶片，需将铝层加厚。
升级会员 