静电放电ESD保护器件的模拟与仿真要点.docx
《静电放电ESD保护器件的模拟与仿真要点.docx》由会员分享，可在线阅读，更多相关《静电放电ESD保护器件的模拟与仿真要点.docx（46页珍藏版）》请在冰点文库上搜索。
静电放电ESD保护器件的模拟与仿真要点
编号
本科生毕业设计（论文）
题目：
静电放电（ESD）保护器件
的模拟与仿真
物联网工程学院微电子学专业
学号0301100124
学生姓名刘素珍
指导教师梁海莲讲师
二〇一四年六月
摘要
静电放电（ElectrostaticDischarge，ESD）是构成集成电路可靠性的主要因素之一，存在于生产到使用的每一个环节，并成为开发新一代工艺技术的难点之一，近年来，对ESD的研究也因而越来越受到重视，仿真工具在ESD领域的应用使得ESD防护的研究变得更为便利，可大幅缩短研发周期.
然而，由于ESD现象复杂的物理机制，极端的电场及温度条件，以及ESD仿真中频繁的不收敛现象，都使得ESD的仿真变得极为困难.本文详细阐述了ESD的来源、造成的危害以及如何测试集成电路的防静电冲击能力，并基于Sentaurus软件，对ESD防护器件展开了的分析、研究，内容包括：
1）掌握ESD保护的基本理论、测试方法和防护机理.
2）研究了工艺仿真流程的步骤以及网格定义在工艺仿真中的重要性，并对网格定义的方法进行了探讨.
3）研究了器件仿真流程以及器件仿真中的物理模型和模型函数，并对描述同一物理机制的的各种不同模型展开对比分析.主要包括传输方程模型、能带模型、各种迁移率退化模型、雪崩离化模型和复合模型.
4）研究了双极型晶体管和可控硅（SiliconControlledRectifier，SCR）防护器件的仿真，并通过对仿真结果的分析，研究了ESD保护器件在ESD应力作用下的工作机理.
关键词：
静电放电；网格；器件仿真；双极型晶体管；可控硅
ABSTRACT
ESDisoneofthemostimportantreliabilityproblemsofICproductswhichliesineveryflowofICproduction,anditisalsooneofthemostdifficultproblemsofdevelopingnewgenerationtechnology,therefore,theresearchonESDprotectiondesignhasattractedmoreandmoreattention.TheapplicationsofsimulationtoolsonESDareamakethedesignofESDprotectiondevicesmoreconvenient,andgreatlyshortenthedevelopmentcycle.
However,duetothecomplicatedphysicalmechanismofESD,theextremelyhighfieldandhightemperaturewhenESDhappened,andthefrequentlyconvergenceprobleminESDsimulation,itbecomesdifficulttocarryouttheESDsimulation.SothispaperparticularlyexplainshowESDcomesfrom,whatharmwillbring,howtotesttheintegratedcircuit'sabilitytopreventfromthestatic,alsoconcentratesonthesimulationofESDprotectiondevices,basedontheSentaurusTCADplatform.Andthemaincontentofthispaperinclude:
First,thispaperpointsoutthebasictheory,testmethodsandprotectivemechanismofESDprotection.
Second,studytheimportanceofthegridtodefinethestepsandprocesssimulationprocessesintheprocesssimulation,andthemethodofthegriddefineddiscussed.
Third,indevicesimulationprocessanddevicesimulationisstudiedinphysicalmodelandthemodelfunction,andtodescribethesamephysicalmechanismofthevariousmodelsofcomparativeanalysis.Mainlyincludesthetransmissionequationmodel,theenergybandmodel,allkindsofmobilitydegradationmodel,avalancheionizationmodelandcompositemodel.
Forth,StudyBJTandSCRprotectiondevicesimulation,andthesimulationresultsthroughanalysis,researchtheworkingmechanismoftheESDprotectiondeviceunderESDstresseffects.
Keyword:
ESD;Grid;Devicesimulation;BJT;SCR
第1章绪论
1.1课题的研究背景及意义
随着集成电路朝着高性能大规模等方面迅速发展的同时，在所有集成电路的失效产品中，由于ESD造成的失效占据相当大的比例.因此，ESD保护器件的研究越来越受到人们的重视.ESD保护器件的工作原理为：
在器件正常工作过程当中，ESD仅是表现为容值极低的（正常<5pf）容抗特性，并不会对正常的器件特性产生影响，并且不会影响电子产品的信号及数据传输；当器件两端的过电压到达预定的崩溃电压时，ESD防护器件快速（纳秒级）做出反馈，并放大极间漏电流通过，从而达到吸收、削弱静电对电路特性的干扰和影响.同时，因为ESD保护器件的构成材质十分特殊，ESD往往是通过对静电进行吸收和耗散，即表现为一个充放电的过程，达到对设备进行静电防护的作用，因此设备中的ESD保护器件都不容易老化损坏.
但是，因为ESD现象所涉及的物理机制特别复杂，人工计算很难得到防护器件性能参数的精确值，仅能通过流片验证获得ESD防护器件的性能参数，但流片验证耗费的大量时间将会使公司在激烈的竞争中处于不利的地位.因此在ESD领域中，工艺和器件模拟TCAD仿真工具的应用逐步被重视.
目前，SentaurusTCAD是世界上最先进的TCAD工具，它是Synopsys公司收购瑞士ISE（IntegratedSystemsEngineering）公司之后发布的产品.SentaurusTCAD全方面继承了Tsuprem4、ISETCAD和Medici的所有特性和优势，可以用来模拟仿真集成器件的工艺制造过程，器件物理特性和互连线特性等，它包括众多组件，主要由SentaurusProcess模块、SentaurusStrucureEditor模块、Sentaurusdevice模块、和SentaurusWorkbench等模块构成.本论文中，通过使用SentaurusTCAD仿真工具对ESD保护器件进行仿真，能够找出ESD现象的各个阶段器件内部的电场分布、电流密度及流向、温度分布以及其他相关物里参量的变化，分析ESD器件在防护过程中的工作机理和失效原因，不但可以缩短研发时间，而且对研究工作具有极其重要的指导意义.
1.2国内外概况
从20世纪80年代开始，国外的很多学者就开始注意到ESD现象并提出了一些缓解ESD对IC芯片危害的办法，TCAD仿真工具也已经作为商业化的软件开始推广.随着集成电路快速发展的同时，集成电路中的ESD防护问题越来越严重，ESD的防护设计也越来越困难，只依靠工程师的经验，很难得到合适的防护器件，而不停地流片验证又费时费力，因而在20世纪末21世纪初期，ESD研究和TCAD仿真软件开始真正结合起来.
1991年，瑞士集成系统实验室的AndreasD.Stricker等人开始了有关ESD仿真的研究，美国伊利诺斯大学的AlertZ.H.WANG教授也开始使用混合仿真的方法研究ESD防护器件的性能，2001年，徳国汉堡大学的KAIESMARK等人利用直流仿真以及单脉冲TLP波形的仿真系统研究GGNMOS（Gate-GroundedNMOS，栅接地NMOS）的性能，之后法国图卢兹的C.Salamero等人也有过相关方面的论文报道，美国中佛罗里达大学的J.JLIOU教授也有相关方面的研究.以上的报道基本上是基于GGNMOS器件的仿真，或者是在比较复杂的SCR器件基础上，利用单脉冲TLP（TransimmisonLinePusle，传输线脉冲技术）波形仿真或混合仿真等方式，并不能对较复杂的SCR器件的性能做出准确的预测.
国内对ESD的研究起步比较晚，很少有专门的ESD研究单位（除了浙江大学和美国UCF大学的ESD联合实验室外），但不少高校都在进行对于ESD防护相关问题的研究，对ESD仿真研究的报道也偶尔可见[1-2]，可是由于收敛性等方面的原因，目前国内对ESD仿真研究基本上是基于单脉冲TLP波形仿真，这种方法因为电压过冲等原因，并不能准确仿真触发电压等相关参数.
1.3本课题的研究内容
本课题主要研究ESD防护器件的仿真，使用Sentaurus仿真工具，主要针对BJT和SCR结构的防护器件进行仿真分析.本文的第二章介绍了ESD的基本概念，主要讲述ESD事件的模型、不同类型的ESD防护器件以及测试方法；第三章介绍网格定义在工艺仿真中的作用、网格定义方法、各个工艺步骤模拟所用的模型，并且重点介绍了器件仿真的物理模型，讲述各种物理模型的适用条件，深入分析模型函数以及不同模型之间的差异性；第四章主要讲述双极型晶体管和可控硅防护器件的仿真与分析，研究了ESD保护器件在ESD应力作用下的内部电场分布、电流密度及流向等相关物理参量的变化.
第2章ESD的常用保护器件及测试方法
2.1ESD简介
静电是一种电能，它存在于物体表面，是正负电荷在局部失衡时产生的一种现象.静电现象是指电荷在产生与消失过程中所表现出的现象的总称，如摩擦起电就是一种静电现象.静电产生原因有接触分离起电、摩擦起电、感应起电和传导起电等.
当带了静电荷的物体（也就是静电源）跟其它物体接触时，这两个具有不同静电电的物体依据电荷中和的原则，存在着电荷流动，传送足够的电量以抵消电压.这个高电量的传送过程中，将产生潜在的破坏电压、电流以及电磁场，严重时将其中物体击这就是静电放电.国家标准是这样定义的：
“静电放电：
具有不同静电电位的物体互相靠近或直接接触引起的电荷转移（GB/T4365---1995）”，一般用ESD表示.
ESD是代表英文ElectrostaticDischarge，即“静龟放电”的意思.它是EOS（electricalover-stress）的一种，EOS家族还包括闪电和电磁脉冲（electromagneticpulses，EMP）.EOS是指那些时间在微秒和毫秒范围的事件，相较而言ESD是l00ns的范围.
ESD是当今MOS集成电路中最重要的可靠性问题之一.高密度集成电路器件具有线问距短、线细、集成度高、运算速度快、低功率和输入阻抗高的特点，因而导致这类器件对静电较敏感，称之为静电敏感（ESDSensitive，ESDS）器件.静电放电的能量，对传统的电子元件的影响甚微，人们不易觉察，但是这些高密度集成电路元件则可能因静电电场和静电放电电流引起失效，或者造成难以被人们发现的“软击穿”现象，导致设备锁死、复位、数据丢失和不可靠而影响设备正常工作，使设备可靠性降低，甚至造成设备的损坏.集成电路工业由ESD导致的损失是一个非常严重的问题.
基于ESD产生的原因及其对集成电路放电的不同方式，通常将静电放电事件分为以下三类模型：
1）人体模型（HumanBodyModel,HBM）
2）机器模型（MachineModel,MM）
3）带电器件模型（ChargedDeviceModel,CDM）
HBM是目前最常用的模型，同时也是在产品的可靠性检验中必需通过的检测项目.HBM是指因人体在地上走动磨擦或其它因素在人体上已累积了静电后接触芯片，人体上的静电就会瞬间从芯片上的某个端口进入芯片内，再经由芯片的另一端口泄放至地，该放电的过程会在短到几百纳秒的时间内产生数安培的瞬间电流，该电流会把芯片内的器件烧毁.有关于HBM的ESD已有工业测试的标准，它是当今各国用来判断集成电路ESD可靠性的重要依据.图2-1为工业标准（MIL-STD-883Cmethod3015.7）的等效电路图，其中人体的等效电容（CC）规定为100pF，人体的等效放电电阻（RS）为1500Ω.根据人体模型的测试标准MIL-STD-883Cmethod3015.7，其ESD的耐压敏感度可分成三个等级，见表2-1.
图2-1被测器件在HBM，MM和CDM模型下的ESD应力波形产生的集总电路
表2-1人体模型的工业测试标准耐压级别
耐压等级
耐压灵敏度
等级一
0~1999伏特
等级二
2000~3999伏特
等级三
4000~15999伏特
MM及其标准由日本制定，在芯片的制造过程中，累积在机器手臂上的电荷接触芯片时通过芯片的管脚瞬间泄放静电电流.由于大多数机器都是用金属制的，其机器放电模式的等效电阻（Rs）约为0Ω，但其等效电容（CC）规定为200pF，因为机器放电模式的等效电阻小，所以其放电的过程更短，在几纳秒到几十纳秒之内产生数安培的瞬间电流.
CDM是在芯片的制造和运输过程中因为摩擦生电累积静电荷，但在电累积的过程中集成电路并没有被损伤.带有静电的芯片在处理过程中，当其管脚与地触的瞬间，芯片内部的静电就会由经管脚向外泄放电流.此模式放电的时间更短，只有几纳秒之内，并且很难真实模拟其放电现象.由于芯片内部的静电会因为芯片器件本身地的等效电容而变，芯片所用的封装形式以及芯片摆放的角度都会造成不同的等效电容.因为多项变化因素难以确定，因而有关此模式放电的工业测试标准仍在协议中，但已有此测试机器在销售中.各模型的集总测试网络和其参数范围分别如图2-1和表2-2所示.CMOS集成电路对静电放电防护能力的规格见表2-3.
表2-2各类ESD测试模型的电感、电容、电阻参数值
ESDModel
Cc
Ls
Rs
Cs
Cs
HBM
100pF
5~12nH
1500Ω
1pF
1pF
MM
200pF
0.5nH
8.5Ω
NA
NA
CDM
10pF
＜10nH
＜10Ω
NA
NA
表2-3集成电路产品的ESD规格
ESDModel
HBM
MM
CDM
OK
2000V
200V
1000V
Safe
4000V
400V
1500V
Super
10000V
1000V
2000V
2.2ESD防护器件
2.2.1二极管的ESD防护器件
二极管是最简单的有源电压箝位电路,它有正向和反向两个工作区域.在二极管两端加上正向电压时，二极管在0.5V时开始导通，导通电阻约为1~5Ω.在反向工作时，开始只有漏电流，电阻增大.当P-N结雪崩击穿时产生倍增电流，雪崩电压与N或P的掺杂浓度有关，在深亚微米工艺中，一般为10~20V.二极管在小注入时，I-V特性与掺杂浓度有关；当大注入时，阱区往往进入电导调制区，I-V特性与掺杂浓度无关.图2-2所示的两种常用P-N结二极管的横截面结构图.
图2-2（a）结面积小的二极管结构图图2-2（b）结面积大的二极管结构图
图2-2常用P-N结二级管的横截面结构图
以上两种结构的结面积不同，由于图2-2（b）结构的P-N结面积更大，使ESD能量释放时，能量密度较小，具有更强的ESD保护能力,在实际应用时常常采用这种结构的二极管.
2.2.2NMOS管的ESD防护器件
栅极接地NMOS晶体管是最常用的ESD防护器件之一.GGNMOS晶体管的栅极、源极和衬底都是接地的，其ESD保护机制基于负阻效应（SnapbackEffect）.图2-3所示的是一个GGNMOS晶体管器件的横截面图.从图中可以看到，NMOS晶体管存在一个寄生横向NPN晶体管，其集电极为NMOS晶体管的漏极，发射极为NMOS晶体管器件的源极，基极为NMOS晶体管的P型衬底.当一个正向的ESD脉冲作用于器件的漏极，这会使得漏衬结（DB结）一直处于反向偏置直到发生雪崩击穿，此时由于发生雪崩倍增效应而会产生大量的电子空穴对.当雪崩效应产生的空穴电流Isub通过衬底流向地的时候，会在横向寄生衬底电阻Rsub的两端产生一个电压降，该压降会使得衬底局部电势VR上升.随着VR上升，源衬结（BS结）导通，最终触发寄生的横向NPN晶体管导通，当寄生横向NPN晶体管导通后，已不再需要一个很强的漏极电场将离子注入到漏极来产生较大的电流，这就会使得漏极电压下降，从而发生负阻现象（SnapbackEffect）.负阻区处于不稳定状态，只是高阻区和低阻区两个稳定区之间的过渡.一旦寄生横向NPN晶体管导通后，由于衬底的电导调制作用，电阻又变为正值.当电流进一步增大，产生自加热，使器件内部温度升高.当达到硅的熔点1685℃时，器件会发生不可逆转的变化，器件会受到损伤，该现象称为二次击穿或者热击穿.
图2-3栅极接地NMOS晶体管器件的横截面示意图
图2-4典型GGNMOS晶体管器件的I-V特性曲线
GGNMOS晶体管的I-V特性曲线如图2-4所示，该曲线可以分成4个工作区域：
1区和2区分别为线性区和饱和区，这两个区的I-V曲线可以用标准NMOS的I-V公式来进行描述；3区为负阻区，4区为高电流区，这两个区的I-V曲线已不能用标准NMOS的I-V公式来进行描述.在发生ESD时，GGNMOS晶体管工作于3区和4区.
图2-4同时也表示了利用传输线脉冲（TLP）技术进行测量而获得的典型GGNMOS晶体管的负阻特性曲线.该曲线所反映出的负阻特性参数，如Vt1、Vh、It2和Ron等,这些参数对于器件ESD失效阈值电压（ESDV）大小的测量是非常关键的:
1）（It1,Vt1）是首次击穿触发点，该点决定了ESD保护器件在何时将开启.Vt1可以如式（2-1）表达.
（2-1）
必须使开启电压Vt1低于栅氧化层击穿电压BVox，同时必须使开启电压Vt1高于最差情况下的电源电压VDD，并留有一定的设计裕度（VDD+10%），防止由于电源过冲噪声而引起意外的击穿触发.在实际ESD保护电路设计，一般通过提高衬底电压或者栅极电压，来降低Vt的值；
2）（Ih，Vh）是维持点，是低阻ESD电流开始泄放的起始点.采用较低的Vh值确保适当的电压钳位，防止内部器件的栅氧化层被击穿，同时可以减少ESD电流泄放时的电源功率消耗（Power=Vh*IESD）.维持电压Vh应该高于电源电压以防止发生闩锁效应；
3）Ron是导通电阻，其表达如式（2-2）：
（2-2）
尽可能小的导通电阻Ron可确保该ESD器件具有较大的电流泄放能力，同时可以防止器件过早热击穿；
4）（It2，Vt2）为器件的二次击穿点，器件ESDV电压值的大小可由二次击穿电流It2来表示.对于HBM测试下的GGNMOSESD器件，其ESDV电压值的近似表达如式（2-3）：
（2-3）
由GGNMOS晶体管的负阻（Snapback）特性曲线，设计者可以在硅验证之前预测出对应于HBM模型的ESDV电压值.
2.2.3SCR的ESD防护器件
由于可控硅（SemiconductorcontrolledRectifiers，SCR）触发前后，电阻变化很大，所以在功率器件中，用来承载大电流.同样SCR可以用于设计ESD保护结构，其结构和等效线路图如图2-5所示.
图2-5（a）SCR的截面图图2-5（b）SCR结构的等效线路图
图2-5SCR结构的截面图和等效线路图
SCR在ESD冲击发生时也作为一个二端网络，其中阳极（Anode）和N阱短接，阴极（Cathode）和P阱短接.Anode与静电源相接，当ESD冲击发生时，加在N阱和P阱的P-N结上的反向电压降足以使P-N结雪崩击穿.雪崩击穿后，SCR触发将有两种可能：
1）雪崩击穿产生的空穴电流流过P阱体电阻RP-WELL，使P衬底电压升高，寄生的NPN管开启.
2）雪崩击穿产生的电子电流流过N阱体电阻RN-WELL，使寄生的PNP的EB结正偏，PNP导通.
通常NPN管的β高于PNP管的β，所以NPN管比PNP管更容易开启.VTRIG为N阱和P阱的P-N结雪崩击穿电压.通常N阱/P阱的击穿电压在40V，一旦触发，不再需要Anode上提供偏置，二端点的电压V开始降低，V的最小值定义为VH.VH需要提供足够的电流流过P阱体电阻以保证NPN管导通，VH与NPN管和PNP管的基区宽度L有关，对应的I-V曲线如图2-6所示.
图2-6SCR的回扫特性曲线
SCR有两个重要参数，ITRIG和VH.ITRIG由P阱体电阻，即外延层厚度和P阱的掺杂浓度决定,VH与L和N阱体电阻有关.现在的CMOS工艺中，VH的典型值为2~5V，由于SCR一旦触发，Anode和Cathode之间完全处于电导调制区，导通电阻仅为1Ω，作为ESD保护电路时，能很好地耗散能量.
以上介绍了各种器件在ESD情况下表现的特性.在设计ESD保护电路结构时，就是利用器件的这些特性，根据不同的要求或工艺条件，选用不同的器件来实现符合要求的ESD保护结构.例如，NMOS和SCR在ESD条件在都可能触发回归击穿，在CMOS工艺时可用NMOS的回归特性来作ESD保护，但若要求有更快的保护速度，可考虑用SCR来实现ESD保护结构.
2.3ESD的测试方法
ESD的测试可以分为检验型测试和研究型测试两类.
检验型测试体现在产品的后端可靠性测试中，为了保证芯片产品的优良率，在产品的可靠性检验中，ESD检验是一个重要环节，以集成电路中的人体模型工业测试标准（见表2-3），芯片通过一定值（一般为2kV）的ESD检验才算合格.当前芯片的ESD检验大多采用ZAPMASTER测试仪.系统级的ESD检验大多采用电子枪.
研究型测试侧重于芯片研发的前期，为了预测产品的ESD承受能力，从根本上保证芯片产品的优良率，以降低封装及测试成本并提高产品的研发效率，就必须在芯片的研发前期为芯片设计良好的ESD防护器件,而不是在产品的可靠性试验中发现问题之后再补救.为了得到ESD防护器件的关键性能指标，TLP是研究型测试中不可缺少的一种手段.
不管是检验型测试还是研究型测试，都
升级会员 