课程设计之简易数字频率计的设计.docx

课程设计之简易数字频率计的设计.docx

《课程设计之简易数字频率计的设计.docx》由会员分享，可在线阅读，更多相关《课程设计之简易数字频率计的设计.docx（12页珍藏版）》请在冰点文库上搜索。

课程设计之简易数字频率计的设计

安康学院

电子技术课程设计报告书

课题名称：

简易数字频率计的设计

姓名：

向XX

学号：

2010222XXX

院系：

电子与信息工程系

专业：

电子信息工程

指导教师：

张XX、吕XX

时间：

2012年6月

一、设计任务及要求：

1、设计任务：

本设计可以使用在数模电理论课上学过或没学过的集成器件和必要的门电路构建简易频率计，用数码管显示频率计数值。

2、要求：

1、四位数字显示，测量频率范围为1Hz～1kHz

2、可进行累加计数。

3、可测量正弦信号和脉冲信号。

4、测量灵敏度为1V。

5、手动清零、手动测量。

6、测量误差为±1个数字。

指导教师签名：

年月日

二、指导教师评语：

本文研究了数字频率计的设计，文章篇幅完全符合学院规定，内容完整，层次结构安排科学，主要观点突出，逻辑关系清楚，有一定的个人见解。

文题完全相符，论点突出，论述紧扣主题。

指导教师签名：

年月日

三、成绩评定：

指导教师签名：

年月日

四、系部意见：

系部盖章：

年月日

设计项目成绩评定表

设计报告书目录

一、设计目的

1、熟悉集成电路的引脚安排。

2、掌握芯片的逻辑功能及使用方法。

3、了解面包板结构及其接线方法。

4、了解简易数字频率计的组成及工作原理。

5、熟悉简易数字频率计的设计与制作。

二、设计思路

1、设秒脉冲电路。

2、设计放大整形电路。

3、设计门控电路。

4、设计主控电路。

5、设计计数器和显示器

三、设计过程

3.1、整体框图及原理

频率测量是通过在单位时间内对被测信号进行计数来实现的。

工作原理如图1所示。

放大整形

主控门

十进制计数器

译码显示

门控电路

七级十分频器

1MHZ晶体振荡器

图1

3.2、放大整形电路

对信号的放大功能由三触发器电路是一种特殊的数字器件，一般的数字电路器件当输入起过一定的阈值，其输出一种状态，当输入小于这个阈值时，转变为另一个状态，而施密特触发器不是单一的阈值，而是两个阈值，一个是高电平的阈值，输入从低电平向高电平变化时，仅当大于这个阈值时才为高电平，而从高电平向低电平变化时即使小于这个阈值，其仍看成为高电平，输出状态不这；低电平阈值具有相同的特点。

放大整形电路由三极管与与非门组成。

三极管构成的放大器将输入频率为fx的周期信号如正弦波、三角波、等进行放大。

将电源电压设为5V,当输入信号幅值比较大时，会出现线性失真，将放大后的波形幅度控制在5V以内。

与非门构成施密特触发器对放大器的输出信号进行整形，使之成为矩形脉冲。

图2放大整形电路图

仿真图：

图3

图4

3.3、闸门电路

通过74153数据选择器来选择所要的10分频、100分频和1000分频。

74153的CBA接拨盘开关来对选频进行控制。

当CBA输入001时74153输出的方波的频率是1Hz；当CBA输入010时74153输出的方波的频率是10Hz；当CBA输入011时74153输出的方波的频率是100Hz；74LS90是二-五-十进制计数器。

该芯片无需额外的元器件就可实现十进制计数，计数器依次从个位开始计数，向上为发出进位信号而是高位开始计数。

3.4、时基电路

由两部分组成，第一部分为由石英晶体组成的多谐振荡器电路；第二部分为分频电路。

3.4.1、石英晶体多谐振荡器电路

石英晶体一种具有较高频率稳定性的选频器件，广泛用于通信、定时等频率要求高的场合，石英晶体的谐振频率由石英晶体的晶体方向和外形尺寸决定，具有极高的稳定性。

由于频率计数器是一种需要频率稳定性高的器件，故此方案选用石英晶体多谐振荡器。

如图5所示

100Hz-9999Hz闸门时间10ms；

1kHz-100kHz闸门时间1ms

取c=10uF（1F（法）=103mF（毫法）=106uF（微法）=109nF（纳法）=1012pF（皮法）

所以：

1uF（微法）=103nF（纳法）=106pF（皮法）最基本的关系

图5

矩形周期的振荡周期为T≈1.4RfC当取Rf=1kΩ，C=100pF～100μF时，则该电路的振荡频率则在几赫到几兆赫的频率范围内变化。

在此选C=10nF的电容及固有频率为10kHz的石英晶体。

3.4.2、分频电路

振荡器产生10kHz的脉冲，闸门时间为1s、0.1s、1ms、10ms选用4518x4作为分频电路。

4518为双BCD加计数器，由两个相同的同步4级计数器构成，计数器级为D型触发器，具有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数，在单个运算中，EN输入保持高电平，且在CP上升沿进位，CR线为高电平时清零。

计数器在脉动模式可级联，通过将Q³连接至下一计数器的EN输入端可实现级联，同时后者的CP输入保持低电平。

分频电路如图6所示。

图6分频电路

3.5、控制电路

控制电路需要控制几个模块。

包括计数电路，锁存电路，和译码显示电路。

通过产生控制信号控制所要控制的模块，同时会产生清零信号和锁存信号，使显示器显示的测量结果稳定。

3.5.1、计数电路

采用4个74LS90二-五-十进制计数器，该芯片无需额外的元器件就可实现十进制计数，所以首选。

计数器依次从个位开始计数，向上为发出进位信号而是高位开始计数。

选用2个8位锁存器74LS374完成上述功能.当锁存信号CP的正跳变来到时,锁存的输出等于输入,从而将计数器的输出值送到锁存器的输出端,.高电平结束后,无论D是何值,输出端状态保持不变,所在计数期间内,计数器的输出不会送到译码显示器。

采用BCD8421集成共阴七段数码管译码器74LS48。

译码显示器的作用是把用BCD码表示的十进制数转化成能驱动数码管正常显示的段信号,从而获得数字显示.选取显示译码器时其输出方式必须与数码管相比配。

控制电路如图7所示。

图7控制电路

3.5.4小数点发生电路

图8

3.6、整体电路

被测信号经由三极管组成的放大器放大后，送到由555构成的施密特触发器的输入端进行整形，使之成为计数器所要求的脉冲信号。

由于放大电路的电源值为5V,所以输入信号比较大时，会出现线性失真，放大后的信号不会太大，超过5V。

当时基脉冲处于高电平时，闸门电路打开，计数器对输入的脉冲进行计数。

如图9所示。

图9

四、系统调试与结果

1、组装调试秒脉冲电路。

2、可预置放大整形电路，并进行组装和调试。

当输人1Hz的时钟脉冲信号时，要求电路能进行减计时，当减计时到零时，能输出低电平有效的定时时间到信号。

3、调试门控电路。

4、进行整体电路的联调，注意各部分电路之间的时序配合关系。

运用示波器然后检查电路各部分的功能，使其满足设计要求。

五、主要元器件与设备

运用仿真软件multisim10，所用元器件如表1：

表1元器件与设备表

序号

名称

型号参数

数量

1

石英晶体

1K

1

2

电容

47uFx210nFx4100uFx1500uFx1

4

3

电阻

10kΩx1

50Ωx1

47kΩx139kΩx110Ωx11kΩx4

9

4

三极管

2N4401

1

5

发光二极管

3

6

数码管

4

7

非门

7404N

4

8

与门

7408N

4

9

振荡器

555

2

10

数据选择器

74LS151x174LS153x1

2

11

与非门

74LS160

3

12

计数器

4518BD

4

13

触发器

74LS74

1

14

锁存器

74LS374

2

15

译码器

74LS48

4

16

计数器

74LS90

4

六、课程设计体会与建议

因为是第一次做课程设计，在拿到题目时，很茫然不知如何下手。

后来通过广泛查阅相关资料还有和同组同学的讨论，总算找到了方向。

刚开始时，我们想采取用单片机来实现此次设计。

后来邓秋霞老师的合理建议下，我们放弃了方案，从新设计本方案。

在这次数字电子技术课程设计中，涉及到了模电的部分内容和数电的大部分内容。

一实践才知道，自己的知识掌握的并不牢固，知识很粗浅的一部分。

通过这次课程设计实践巩固了学过的知识并能够较好的利用，对自己是一次很好的实践锻炼机会。

课程设计实践不单是将所学的知识应用于实际，在设计的过程中，只拥有理论知识是不够的。

逻辑思维、电路设计的步骤和方法、考虑问题的思路和角度等也是很重要，需要我们着重锻炼的能力。

同时也让我清楚地认识了团队的重要性，一个人的思路毕竟有限，只有将大家的思路结合起来，才能设计出好东西。

当然也锻炼了我们的沟通能力。

七、参考文献

[1]阎石主编.数字电子技术基础.第四版.高等教育出版社出版社.1999

[2]林涛主编.数字电子技术基础.清华大学出版社.2006

[3]蔡忠法主编.电子技术实验与课程设计.浙江大学出版社.2003

[4]林涛主编.模拟电子技术基础.重庆大学出版社.2004

[5]康光华主编.电子技术基础.数字部分.第四版.高等教育出版社.2000