计算机组成和原理.docx
《计算机组成和原理.docx》由会员分享，可在线阅读，更多相关《计算机组成和原理.docx（19页珍藏版）》请在冰点文库上搜索。
计算机组成和原理
（la）题1：
简单说明.诺依曼计算机体系的特点.
一计算机由运算器、控制器、存储器、输入设备和输出设备五部分组成。
一采用存储程序的方式。
一数据以2进制表示。
题2：
什么是摩尔定律？
一摩尔泄律一般表述为“集成电路的集成度每18个月翻一番”。
题3：
给出IEEE、ACM的中英文名称
—IEEE（InstituteofElectricalandElectronicsEngineers,电气电子工程师协会）
—ACM（AssociationforComputingMachinery,美国il•算机学会）
（lb）题1：
将讣算机系统中某一功能的处理速度提高到原来的20倍，但该功能的处理时间仅占整个系统运行时间的40%,则采用此提高性能的方法后，能使整个系统的性能提髙多少？
解由题可知，可改进比例=40%=0.4,
部件加速比=20
根据Amdahl定律可知：
总加速比二一£牙=1.513
0.6+苛
釆用此提高性能的方法后，能使整个系统的性能提高到原来的1.613倍。
题2：
某讣算机系统采用浮点运算部件后，使浮点运算速度提髙到原来的20倍，而系统运行某一程序的整体性能提髙到原来的5倍，试计算该程序中浮点操作所占的比例。
解：
由题可知，部件加速比=20,系统加速比=5
根据Amdahl定律可知
._1
0-可改进比例）+可改豊比例
由此可得：
可改进比例=84.2%
即程序中浮点操作所占的比例为84.2%o
（2a）题1：
（1）某总线在一个总线周期中并行传送4个字节的数拯，假设一个总线周期等
于一个总线时钟周期，总线时钟频率为33MHz,贝IJ：
总线带宽是多少?
；
（2）如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz,则总线带宽是多少？
解：
（1）设总线带宽用Dr表示，总线时钟周期用T=l/f表示，一个总线周期传送的数据量用D表示。
根据泄义可得
Dr=DfT=DXl/T=DXf=4BX33XlOOOOOO/s=132MB/s
⑵64位=8B,
Dr=DXf=8BX66X1OOOOOO/s=528MB/s
简答题2：
高速串行传输为什么替代了并行传输
-并行传输在高频时代出现了两个问题：
•1：
同步
•2：
信号之间的电磁下扰
•（另外还有制造成本问题）
（4a）题1：
根据给出的图，能指出记录方式（04a）
题2：
7200转/分的硬盘，平均等待时间是多少？
•解答：
7200RPM=120Rev/sec
1revolution=l/120sec=8.33milliseconds
1/2rotation=4」6ms
题3：
简单描述CAV和CLV
•磁盘片转动的角速度是恒左的，用恒泄角速度（constantangularvelocity,CAV）表
o
•光盘的光学读岀头相对于盘片运动的线速度是恒定的，用恒定线速度（constantlinearvelocity,CLV）表示。
（5a）题1：
例6.1假设一台计算机的1/0处理时间占响应时间的10%,当1/0性能保持不变,而对CPU的性能分别提髙10倍和100倍时,该计算机系统的总体性能会发生什么样的变化？
解假设改进前程序的执行时间为1个单位时间.
如果CPU的性能提高10倍，程序的执行时间（包含I/O处理时间）减少为：
（1-10%）/10+10%=0.19
即整机性能只能提高到原来的约5倍,约50%的CPU性能被浪费在I/O处理上。
如果CPU的性能提高100倍,程序的执行时间减少为：
（1-10%）/100+10%=0.109
这表示整机性能只能提高约10倍，约90%的性能被浪费在没有改进的I/O处理上。
（5al）题2：
给出中断实现的整个过程
1•中断请求：
向中断源发出请求
2.中断判优：
若同时有多个中断源申请中断，则对其排队判优。
3.中断响应：
在允许中断的情况下，CPU执行完一条指令后开始响应中断，进入中断响应周期，包括关中断、保存现场，进入相应的中断服务程序。
4.中断服务：
执行中断服务程序
5.中断返回：
恢复现场，返回主程序断点。
题3：
简单叙述DMA接口功能
（1）向CPU申请DMA传送
（2）处理总线控制权的转交
（3）管理系统总线、控制数据传送
（4）确定数据传送的首地址和长度;修正传送过程中的数据地址和长度
⑸DMA传送结束时，给出操作完成信号
（5a）综合题2：
假左硬盘传输数据以32位的字为单位.传输速度为1MB/S,CPU的时钟频率为50MH乙
⑴采用程序查询的输入输出方式，一个査询操作需要100个时钟周期，求CPU为I/O查询所花费的时间比率，假定进行足够的查询以避免数据丢失。
（2）采用中断方法进行控制，每次传输的开销（包括中断处理）为100个时钟周期，求CPU为传输硬盘数据花费的时间比重。
⑶采用DMA控制器进行输入输岀操作，假左DMA的启动操作需要1000个时钟周期，DMA完成时处理中断需要500个时钟周期，如果平均传输的数据长度为4KB,问在硬盘工作时处理器将用多少时间比率进行输入输出操作，忽略DMA申请使用总线的影响。
解答：
（1）采用程序査询的输入输出方式，硬盘查询的速率为1MB/4B=256K（毎秒査询次数），杳询的时钟周期数为256KX10O25600K,
占用的CPU时间比率为:
256OOK/50M=5O%。
（2）采用中断方法进行控制：
每传送一个字节需要的时间为
32b
ll^/s=4gS
CPU的时钟周期为
得到时间比垂为
四°•叭50%
4
（3）采用DMA-控制器进行输入输出操作，平均传输的数据长度为4KB,传送的时间为:
4KB,=4msIMB/s
在传输的过程中，CPU不需要进行操作.所以CPU为传输硬盘数据花费的时间比重为：
-0fflxl500=0?
4%4000十0.02x1500
（6a）题1：
以IEEE32位浮点格式表示如下的数：
（a）-5
（b）-6
（c）-1.5
（d）384
（e）1/16
（f）-1/32
题2：
下而IEEE32位浮点数，相等的十进制数是什么？
（a）11000001111000000000000000000000
（b）00111111010100000000000000000000
（c）01000000000000000000000000000000
（7a）题1：
设X=-0.1101,¥=+0.1011,按照Booth算法求［X•丫］补（需掌握标准的和紧凑
两种方法）
解：
[X]补=11・0011[・X]补=00.11（）1
[Y]补=0.1011
解：
计算过程如下:
部分积
乘数
00
1
101
f00
0
11o
+00
0
000
00
0
11o
f00+11.
0
0
011
011
-:
;
0
1
110
011
000000
十001101
00
f00
+11
1000
0100
00
11
11
01
11
+001101
0.10110
0001
说明初始恆75E后一位补o*八=01・+［—Xh
右移1位
y4r3=ii,+o
右移1位
YM=10・+［Xh
右移1位
右移1位丫芒。
=10•十［Xh
（8b）题1：
一个计算机系统采用32位单字长指令，地址码为12位。
如果左义了250种二地址指令，那么还可以有多少条单地址指令？
（参考答案:
（28-250）*212=6*212）
题厶某计算机的指令系统字长为16位，采用扩展操作码，操作数地址需要4位。
该指令系统已有14（M）条三地址指令、14（N）条二地址指令、没有零地址指令，问系统最多还有多少条一地址指令？
参考答案：
（（24-M）*24-N）*24=288
题3：
假设（R）=1000,（1000）=2000,（2000）=3000,（PC）=4000,问在以下寻址方式下访问到的操作数的值是什么？
（1）寄存器寻址
R
（2）寄存器间接寻址
（R）
（3）直接寻址
1000
（4）存储器间接寻址
（1000）
（5）相对寻址
-2000（PC）
（6）立即数寻址
#2000
【解】
（1）Data=（R）=1000
（2）Data=（（R））=（l000）=2000
（3）Data=（1000）=2000
（4）Data=（（l000））=（2000）=3000
（5）EA=（PC）-2000=4000-2000=2000：
Data=（EA）=（2000>3000
（6）Data-2000
题4：
已知讣算机指令字长为16位，其双操作数指令的格式如下:
0567815
OP
R
D
其中0P为操作码,R为通用寄存器地址，试说明在下列各
种情况下能访问的最大主存区为多少机器字？
（1）D为肓接操作数；
（2）D为直接主存地址；
（3）D为间接地址（一次间址）；
（4）D为变址的形式地址，假定变址寄存器为R】（字长为16位）。
解：
（1）该机器字即为指令字，它本身包含操作数0（只有8位），无需访存。
（2）256个机器字，此时为直接寻址,E=Do
（3）64K机器字，此时为间接寻址,E=（D）o
（4）64K机器字，此时为变址寻址,E=Ri+D。
简答题5：
相对CISC来说，RISC主要特点有哪些
-指令条数少
-指令长度固定，指令格式和寻址种类少
-只有取指和存数指令访问存储器，英余的指令操作均在寄存器之间进行
（10a）^1：
解释CPU的具体功能
-指令控制：
控制程序的顺序执行
-操作控制：
产生完成每条指令所需的控制命令
-时间控制：
对各种操作加以时间上的控制
-数据加工：
对数据进行算术运算和逻辑运算
-中断处理：
处理运行过程中出现的异常情况和特殊请求
题2：
中断系统需解决的问题
（1）各中断源如何向CPU提出请求？
（2）各中断源同时提出请求怎么办？
（3）CPU什么条件、什么时间、以什么方式响应中断？
（4）如何保护现场？
（5）如何寻找入口地址？
（6）如何恢复现场，如何返回？
（7）处理中断的过程中又出现新的中断怎么办？
（11a）题1：
判断以下三组指令中各存在哪种类型的数据相关？
⑴IlLADRl,A；M（A）->R1N（A）是存储器单元
12ADDR2,Rl;（R2）+（R1）->R2
（2）11
ADD
R3,
R4
;（R3）+（R4）->R3
12
MUL
R4,
R5
；（R4）*（R5）->R4
（3）11
LAD
R6,
B
；M（B）->R6,M（B）是存储器单元
12
MUL
R6,
R7
；（R6）*（R7）->R6
参考答案：
（1）写后读RAW
（2）读后写WAR（3）写后写WAW
题2判断以下三组指令各存在哪种类型的数据相关
（1）
11
12
ADD
SUB
R1.R2.R3;
R4.R1.R5:
（R2+R3LR1
（RAR5LR4
⑵
13
MUL
R3.R1.R2;
（Rl）X（R2）fR3
14
ADD
R3.R4.R5;
（R4+R5LR3
⑶
15
STA
M（X）,R3;
（R3）-M（X）.M（X）是存储器单元
16
ADD
R3.R4.R5:
（R4+R5LR
参考答案：
（1）
RAW
（2）WAW
（3）WAR
题3：
流水线冲突有哪几种（给岀简单描述）？
流水线冲突有以下3种类型：
（1）结构冲突：
因硬件资源满足不了指令重叠执行的要求而发生的冲突。
（2）数据冲突：
当指令在流水线中重叠执行时，因需要用到前而指令的执行结果而发生的冲突。
（3）控制冲突：
流水线遇到分支指令和英他会改变PC值的指令所引起的冲突。
题4：
什么叫名相关？
名相关有哪两种？
如果两条指令使用相同的名，但是它们之间并没有数拯流动，则称这两条指令存在冬相关。
指令/与指令i之间的需相关有以下两种：
（1）反相关。
如果指令/写的需与指令F读的名相同，则称指令i和丿•发生了反相关。
反相关指令之间的执行顺序是必须严格遵守的，以保证/读的值是正确的。
（2）输岀相关。
如果指令J和指令i写相同的名，则称指令发生了输岀相关。
输出相关指令的执行顺序是不能颠倒的，以保证最后的结果是指令j写进去的。
题5：
解决流水线数据冲突的方法有哪些？
（1）泄向技术：
在某条指令产生一个结果之前，苴他指令并不真正需要该讣算结果，如果将该讣结果从英产生的地方直接送到苴他指令需要它的地方，就可以避免暂停。
（2）暂停技术：
设宜一个“流水线互锁“的功能部件，一旦流水线互锁检测到数据相关，流水线暂停执行发生数据相关指令后续的所有指令，直到该数据相关解决为Iho
（3）采用编译器调度。
（4）重新组织代码顺序。
（lib）题1：
有哪几种向量处理方式？
它们对向量处理机的结构要求有何不同？
（1）水平处理方式：
不适合对向量进行流水处理。
（2）垂直处理方式：
适合对向量进行流水处理，向坛运算指令的源/目向疑都放在存储器，使得流水线运算部件的输入、输出端直接与存储器相联，构成MM型的运算流水线。
（3）分组处理方式：
适合流水处理。
可设长度为”的向戢寄存器，使每组向量运算的源/目向量都在向呈寄存器中，流水线的运算部件输入、输岀端与向量寄存器相联，构成RR型运算流水线。
题2：
衡量向量处理机性能的主要参数有哪些？
（1）向呈指令的处理时间。
（2）蠅值性能：
向量长度为无穷大时，向疑处理机的最高性能。
（3）半性能向量长度：
向量处理机的性能为其峰值性能一半时所需的向量长度。
（4）向量长度临界值：
对同一段程序代码而言，向量方式的处理速度优于标量串行方式处理速度时所需的最小向量长度。
（12a）题1：
说明IA-64指令束属性字段的作用
IA-64指令束属性字段（template字段）给出了可以并行执行的指令信息。
题2：
IA-64指令流中的休止含义是什么？
说明休止（astop）符号前面的一个或多个指令可能与休止符号后面的一个或多个指令有某种资源相关。
题3：
硬件流水和软件流水有何不同？
硬件流水（Hardwarepipelining）指的是硬件上使用物理流水线。
软件流水（Softwarepipelining）指的是：
通过将来自不同重复的指令一起分组来实现循环程序的并行性。
（12b）题1：
例9.1设CPU内部采用非总线结构，如图9.3所示’
（1）写出取指周期的全部微操作。
（2）写出取数指令“LDA“”、存数描令吒丁人M“、加法指令“ADDM"（M均为主存地址）在执行阶段所需的全部微操作。
（3）当上述指令均为间接寻址时，写出执行这些指令所需的全部微操作。
（4）写出无条件转移指令“JMPY”和结果为零则转指令“BAZY“在执行阶段所需的全部微操作。
时钟控制信号
图9.3未采用CPU内部总线方式的数据通路和控制信号
解：
（1）取指周期的全部微操作如下:
PCtMAR现行指令地址一＞MAR
ItR命令吞储器读
M（MAR）->MDR
现行指令从存储器中读至MDR
\I【）R—IR现行指令~
OP（IR）tCU
（PC）+—PC
指令的操作码tCU译码形成下一条指令的地址
（13a）题1：
设某机主频为8MHz,每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS?
若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS?
解：
由于主频为8MHz,所以时钟周期为1/8=0.125us,机器周期为0」25*2=0.25us,指令周期为0.25*2.5=0.625us。
1.平均指令执行速度为1/0.625=1.6MIPSo
2.若CPU主频不变，机器周期含4个时钟周期，每条指令平均含5个机器周期，则指令
周期为0.125*4*5=2.5ns,故平均指令执行速度为l/2.5=0.4MIPS.
3.可见机器的运行速度并不完全取决于主频。
此外，机器的运行速度还和其他很多因素有关，如主存的运行速度、机器是否配有
Cache、总线的数据传输率、硬盘的运行速度以及机器是否采用流水技术等。
机器速度还可以用MIPS（执行百万条指令数每秒）和CPI（执行一条指令所需的时钟周期数）来衡量。
题2：
某CPU的主频为8MHz,若已知每个机器周期平均包含4个节舶，该机的平均指令执行速度为0.8MIPS,
（1）：
试求该机的平均指令周期及每个指令周期含有多少个机器周期？
（2）若改用时钟周期为0.4ns的CPU芯片，则该机的平均指令执行速度又是多少MIPS?
（3）若想得到40万次/s的指令执行速度，贝I］应采用主频为多少MHz的CPU芯片？
•
（1）由CPU的主频为8MHz,可得时钟周期c为0.1125ps,故机器周期T=4c=0.5
PS,又由于指令执行速度为0.8MIPS,故执行一条指令的时间为1.25ps,即指令周期为1.25ps所以平均每条指令周期含有2.5个机器周期。
•
（2）若改用0.4us的CPU芯片，即主频为l/0.4=2.5MHz,则根据平均指令速度与
机器主频有关，得平均指令执行速度为（0.8MIPS*2.5MHz）/8MHz=0.25MIPS.
•（3）若要得到平均每秒40万次的指令执行速度，即0.4MIPS,则CPU芯片的主
频应为（8MHz*0.4MIPS）/0.8MIPS=4MHz
题3：
什么是指令周期、机器周期和时钟周期？
-指令周期是CPU取出并执行一条指令所需的全部时间，即完成一条指令的时间。
-机器周期是所有指令执行过程中的一个基准时间，通常以存取周期作为机器周期。
-时钟周期是机器主频的倒数，也可称为节拍，它是控制计算机操作的最小单位时间。
-一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，每个指令周期的机器周期数可以不等，每个机器周期的时钟周期数也可以不等。
13b
例10.4某机的微指令格式中，共有8个控制
字段，每个字段可分别激活5、8、3、16、1、7、
25、4种控制信号。
分别采用直接编码和字段
直接编码方式设计微指令的操作控制字段，并说明
两种方式的操作控制字段各取几位。
解：
1.采用直接编码方式，微指令的操作控制字段的总位数等于控制信号数，即5+8+3+16+1+7+25+5=69
2•采用字段直接编码方式，需要的控制位少。
根据题目给出的10个控制字段及齐段可激活的控制信号数，再加上每个控制字段至少要留一个码字表示不激活任何一条控制线，即微指令的8个控制字段分别需给出6、9、4、17、2、8、26、5种状态，对应3、4、2、5、1、3、5、3位，故微指令的操作控制字段的总位数为
3+4+2+5+1+3+5+3=26
例10・5某微程序控制器中，采用水平型直接控制
（编码）方式的微指令格式，后续微指令地址由微指
令的下地址字段给出。
已知机器共有28个微命令、6个互斥的可判定的外
部条件，控制存储器的容量为512x40位。
试设计其微指令格式，并说明理由。
解：
水平型微指令由操作控制字段、判别测试字段和下地址字段三部分构成。
因为微指令采用直接控制（编码）方式，所以貝操作控制字段的位数等于微命令数，为28位。
又由于后续微指令地址由下地址字段给岀，故其下地址字段的位数可根据控制存储器的容呈（512*40位）左为9位。
当微程序出现分支时后续微指令地址的形成取决于状态条件，6个互斥的可判定外部条件，可以编码成3位状态位。
非分支时的后续微指令地址由微指令的下地址字段直接给出。
微指令的格式如图所示：
操作控制
判断
下地址
28位3位9位
例10.6某机共有52个微操作控制信号，构成5个相斥类
的微命令组・$组分别包含5、8、2、15、22个微命令。
已知
可判定的外部条件有两个，微指令字长28位
（1）按水平型微指令格式设讣微指令，要求微指令的下地
址字段直接给出后续微指令地址。
（2）指岀控制存储器的容量。
解：
1.根据5个相斥类的微命令组，各组分别包含5、8、2、15、22个微命令，考虑到每组必须增加一种不发命令的情况，条件测试字段应包含一种不转移的情况，则5个控制字段分别需给出6、9、3、16、23种状态，对应3、4、2、4、5位（共18位），条件测试字段取2位。
根据微指令字长为28位，则下地址字段取28-18-2=8位，苴微指令格式如图所示：
5个徽命令
3个徽命令
2个徽命令
15个徽命令
22个
徽命令
2个卩
判定条件Q
条件测试Q
下地址d
3位
4位
2位
4位
2位
3位卩
Lj
（14a.）题1：
假设想用100个处理器达到80的加速比，求原计算程序中串行部分最多可占多大的比例？
解Amdahl定律为
fin'*Ip_
—覚鹽瓷例+（i加速部分比例）理论加速比
80=1
并行比例+（1一并行比例）
由上式可得，并行比例=0.9975
题2：
假设有一台32个处理器的多处理机，对远程存储器访问时间为400ns。
除了通信以外，假设所有其他访问均命中局部存储器。
当发出一个远程请求时，本处理器挂起。
处理器的时钟频率为1GHz,如果指令基本的IPC为2（设所有访存均命中Cache）,求在没有远程访问的情况下和有0.2%的指令需要远程访问的情况下，前者比后者快多少？
解没有远程访问时，机器的CPI为1/基本IPC=l/2=0.5
有0.2%远程访问的机器的实际CPI为
CPI=基本CPI+远程访问率X远程访问开销
=0.54-0.2%X远程访问开销
远程访问开销为
远程访问时间/时钟周期时间=400ns/lns=400个时钟周期
・•・CPI=0.54-0.2%X400=1.3
因此在没有远程访问的情况卜-的计算机速度是有0.2%远程访问的讣算机速度的13/0.5=2.6倍。
题3：
给岀SMP、UMA、CC-NUMA的中英文完整描述
SMP（Symmetricshared-memoryMultiProcessor）对称式共享存储器多处理机
UMA（UniformMemoryAccess）对称式共享存储器
题4：
简单描述SMP和NUMA,它们之间的相同点和不同点。
SMP和NU21A的相同点：
具有统一地址采用load/storc访问存储资源的多处理机结构。
SMP和NU2IA的不同点：
SMP拥有一个单独的物理存储器，各处理器访问存储器所花费的时间均相同：
NUMA的存储资源是分步到各各处理器上的，各处理器访问不同地址的存储资源所花费的时间可
升级会员 