倍频电路设计解析.docx

资源描述

倍频电路设计解析.docx

《倍频电路设计解析.docx》由会员分享，可在线阅读，更多相关《倍频电路设计解析.docx（22页珍藏版）》请在冰点文库上搜索。

倍频电路设计解析.docx

倍频电路设计解析

2013~2014学年第1学期

《高频电子线路》

课程设计报告

题目：

信号的幅度调制—倍频电路的设计

专业：

通信工程

班级：

11通信2班

姓名：

王来军张睿王东晨

关培蕾孟雪赵桃桃

指导教师：

王银花

电气工程系

2013年12月28日

《信号的幅度调制—倍频电路的设计》课程设计任务书

课题名称

信号的幅度调制—倍频电路的设计

指导教师（职称）

王银花（讲师）

执行时间

2013~2014学年第1学期第17周

学生姓名

学号

承担任务

王来军

压控振荡器分析与设计

张睿

鉴相器分析与设计

王东晨

环路滤波器分析与设计

关培蕾

压控振荡器分析与设计

孟雪

分频器部分电路设计

赵桃桃

鉴相器分析与设计

设计目的

1、掌握高频电路中倍频电路设计方法；

2、掌握Multisim软件的使用。

设计要求

设计一倍频电路，要求完成的主要任务：

1．原理分析及电路图设计

2．用相关仿真软件画出电路并对电路进行分析与测试

（1）额定电压一9.0V，电流10～15mA

（2）输入频率4MHz，输出频率12MHz左右

（3）输出电压≥1V，输出失真小

摘要

倍频是信号振幅调制的一个单元电路。

倍频器广泛应用于无线电通信发射机或其它电子设备的中间级。

在用倍频实现高频、高稳微波振荡源的过程中，倍频器倍频效率的高低不仅对简化电路和保持电路稳定性影响较大，而且对整个电路杂散、谐波的抑制都起着重要作用。

倍频器的作用是将输入信号频率值成整数倍（2倍、3倍…n倍）增加的电路。

本文研究的即是利用集成锁相环芯片来实现倍频的。

通过适当配置集成锁相环芯片，并将VCO输出进行N分频，即可实现N倍频。

本次设计采用的集成锁相环芯片是高频模拟锁相环NE564。

关键词：

倍频;集成锁相环;分频;VCO;NE564

《信号的幅度调制—倍频电路的设计》课程设计任务书II

摘要III

目录IV

第一章方案论证及选择1

1.1实现倍频方法1

1.2整体方案介绍2

第二章各部分原理分析4

2.1压控振荡器部分4

2.2鉴相器部分4

2.3环路滤波器部分5

2.4锁相环工作过程的定性分析6

第三章整体电路设计与参数计算9

3.1主要芯片介绍9

3.1.1集成锁相环NE5649

3.1.2集成计数器74LS193及两4输入与非门74LS2010

3.2整体电路10

3.2.1分频部分电路10

3.2.2整体电路11

3.3参数计算12

3.4实验结果仿真与分析13

第四章小结与体会15

附录16

材料清单16

参考文献17

答辩记录及评分表18

第一章方案论证及选择

1.1实现倍频方法

一、傅里叶法

这是一种最简单的模拟倍频方式，它采用了傅里叶级数。

每一个周期性的信号能定义为一个基频及它的谐波部分的和。

如果将变换振荡器的正弦波输出为方波，那么就可用下面的关系式：

接着就必须选择正确的次谐波，即可通过一带通滤波器来选择所要的部分这种方法的局限在于：

仅适用于低频情况。

二、锁相环法

这是一种最简单的倍频方法。

在这个方法中，输出频率不是直接是基准频率的倍频，而是出于一个电压控制的独立的振荡器，它是通过一个相位比较器与基准频率同步。

要被比较的频率是除以倍频因子n。

由于频率分割，压控振荡器（VCO）必须产生乘以n的倍频。

分割后进入反馈回路，使在比较器输入端有相同的频率。

这种方法的局限在于：

在大的频率范围内容易实现，而由于反馈回路及比较器的延迟引起抖动差一些。

三、参量法

它是由Fordahl公司开发了一个新的倍频模拟方法，该方法采用了基于在半导体之间给出的参数转移实现乘法功能的硬件，在其输出端具有一个次谐波衰减可选择的倍频系数。

一个输出带通滤波器加以改善次谐波的衰减。

由于模拟倍频类型，其频率n×Fref的频谱纯度改善了，并且相位噪声及抖动降低了。

此种方法在低频及高频时都能很好工作，但是相比前两种方法更复杂。

下图是三种方法优缺点对比。

表1.1三种方法优缺点

傅里叶法

锁相环法

参数法

频率范围

低频

低及高频

频谱纯度

好

差

高

抖动

好

差（新的环法可以）

高

相位噪声

好

差（新的环法可以）

高

寄生情况

好

高

电位电流

低电流

高电流

低电流

电源电压范围

高一些电压

低电流

因此综合以上几种方法比较得出，这里选用的是第二种方法：

锁相环法来实现倍频的。

1.2整体方案介绍

锁相环倍频电路是一个闭环频率反馈系统，它主要由鉴相器、低通滤波器、压控振荡器和累加计数器构成。

锁相环是一种以消除频率误差为目的的反馈控制电路，但它的基本原理是利用相位误差电压去消除频率误差，所以当电路达到平衡状态之后，虽然有剩余相位误差存在，但频率误差可以降低到零，从而实现无频差的频率跟踪和相位跟踪。

它包含压控振荡器（VCO），鉴相器（pd）和环路滤波器（LF）三个基本部件，三者组成一个闭合环路。

下图1.1为锁相倍频电路的原理框图。

图1.1锁相倍频电路的原理框图

鉴相器（PD）又称为相位比较器,它是用来比较两个输入信号之间的相位差

。

鉴相器输出的误差信号

是相差

的函数,即基本环路方程。

环路滤波器（LF）是一个线性低通滤波器,用来滤除误差电压

中的高频分量和噪声,更重要的是它对环路参数调整起到决定性的作用。

压控振荡器（VCO）是一个电压-频率变换器,在环路中作为被控振荡器,它的振荡频率应随输入控制电压

线性地变化。

累加计数分频器是将VCO产生的输出信号频率除以N，这个因子多数情况下可变或可编程控制，分频器通常由触发器（如RS触发器、JK触发器或是T触发器）级联而成。

第二章各部分原理分析

2.1压控振荡器部分

压控振荡器（VCO）是一个电压-频率变换器,在环路中作为被控振荡器,它的振荡频率应随输入控制电压

线性地变化,即

①

式中，

是VCO的瞬时角频率,Kd是线性特性斜率,表示单位控制电压,可使VCO角频率变化的数值。

因此又称为VCO的控制灵敏度或增益系数,单位为［rad/V·s］。

在锁相环路中,VCO的输出对鉴相器起作用的不是瞬时角频率而是它的瞬时相位,即

②

以

t为参考的输出瞬时相位为

③

由此可见,VCO在锁相环中起了一次积分作用,因此也称它为环路中的固有积分环节。

下图2.1为锁相环路的相位模型。

图2.1锁相环路的相位模型

2.2鉴相器部分

鉴相器（PD）又称为相位比较器,它是用来比较两个输入信号之间的相位差

。

鉴相器输出的误差信号

是相差

的函数,即基本环路方程。

若以压控振荡器的载波相位

作为参考,将输出信号

与参考信号

①

②

式中，

③

④

将

与

相乘,滤除

分量,可得

⑤

图2.2正弦鉴相器的鉴相特性

2.3环路滤波器部分

环路滤波器（LF）是一个线性低通滤波器,用来滤除误差电压

中的高频分量和噪声,更重要的是它对环路参数调整起到决定性的作用。

鉴相器的输出信号包含很多的谐波分量，当锁相环处于锁定状态时，这些分量的第一项为“直流”分量，其它频率的分量为不需要的信号，而且在锁相倍频电路的信号传递中，也会有高频噪声对信号产生干扰，这些较高频率的分量也是不需要的信号，所以要用低通滤波器将其滤除。

在此设计中，采用一阶低通滤波器。

1）　RC积分滤波器

2）这是最简单的低通滤波器,电路如图2.3（a）所示,其传递函数为

图2.3RC积分滤波器的组成与频率特性（a）组成;（b）频率特性

2）无源比例积分滤波器

无源比例积分滤波器如图2.4（a）所示。

与RC积分滤波器相比,它附加了一个与电容C串联的电阻R2,这样就增加了一个可调参数。

它的传递函数为

①

图2.4无源比例积分滤波器（a）组成;（b）频率特性

2.4锁相环工作过程的定性分析

1.锁定状态

当在环路的作用下,调整控制频差等于固有频差时,瞬时相差

趋向于一个固定值,并一直保持下去,即满足

①

锁定时的环路方程

②

从中解得稳态相差

③

锁定正是在由稳态相差

产生的直流控制电压作用下,强制使VCO的振荡角频率

相对于

偏移了Δ

而与参考角频率

相等的结果。

即

④

2.跟踪过程

当Δωv大得足以补偿固有频差Δω0时,环路维持锁定,因而有

⑤

故

⑥

如果继续增大Δω0,使｜Δω0｜＞K0UdF（j0）,则环路失锁（ωv≠ωr）。

因此,我们把环路能够继续维持锁定状态的最大固有频差定义为环路的同步带:

⑦

3.失锁状态

失锁状态就是瞬时频差（

）总不为零的状态。

这时,鉴相器输出电压ud（t）为一上下不对称的稳定差拍波,其平均分量为一恒定的直流。

这一恒定的直流电压通过环路滤波器的作用使VCO的平均频率

偏离

向

靠拢,这就是环路的频率牵引效应。

4.捕获过程

开机时,鉴相器输入端两信号之间存在着起始频差（即固有频差）Δ

其相位差Δ

t。

因此,鉴相器输出的是一个角频率等于频差Δ

的差拍信号,即

⑧

若Δ

很大,

差拍信号的拍频很高,易受环路滤波器抑制,这样加到VCO输入端的控制电压

很小,控制频差建立不起来,

仍是一个上下接近对称的稳定差拍波,环路不能入锁。

环路能否发生捕获是与固有频差的Δ

大小有关。

只有当|Δ

|小到某一频率范围时,环路才能捕获入锁,这一范围称为环路的捕获带Δ

。

它定义为在失锁状态下能使环路经频率牵引,最终锁定的最大固有频差|Δ

|max。

第三章整体电路设计与参数计算

利用锁相环法来实现倍频，考虑到任务要求是输入频率4MHz，输出频率12MHz左右，因此锁相环芯片选用的高频模拟锁相环NE564。

NE564最高工作频率可以达到50MHz,采用+5V单电源供电，能够满足设计要求。

而分频部分使用的是双时钟可逆4位二进制计数器74LS193以及两4输入与非门74LS20共同来是实现的。

3.1主要芯片介绍

3.1.1集成锁相环NE564

高频模拟锁相环NE564的最高工作频率为50MHz，最大锁定范围达

，输入阻抗大于

，电源工作电压5～12V，典型工作电压为5V，典型工作电流为60mA，最大允许功耗为40mV；在频偏为±10%，中心频率为5MHz时，解调输出电压可达

。

输入信号为有效值大于或等于

。

其内部组成框图如下图3.1所示。

图3.1NE564内部组成

其中，LIMITER为限幅器，可抑制FM调频信号的寄生幅度；相位比较器（鉴相器）PC的内部还有限幅放大器，以提高对AM调幅信号的抗干扰能力；压控振荡器VCO的内部接有固定电阻R（R=100欧），只需外接一个电容C即可产生振荡。

3.1.2集成计数器74LS193及两4输入与非门74LS20

集成计数器73LS193为16脚双列直插式标准封装，具有可逆计数功能，为4位二进制计数器。

其逻辑符号图如下图3.2所示。

图3.274LS193逻辑符号图

其特点是有两个时钟脉冲（计数脉冲）输入端CPU和CPD。

在MR=0、PL＝1的条件下，作加计数时,令CPD＝1,计数脉冲从CPU输入；作减计数时，令CPU＝1，计数脉冲从CPD输入。

此外，74LS193还具有异步清零和异步预置数的功能。

当清零信号MR＝1时，不管时钟脉冲的状态如何,计数器的输出将被直接置零；当MR＝0,PL＝0时，不管时钟脉冲的状态如何，将立即把预置数数据输入端P0、P1、P2、P3的状态置入计数器的Q0、Q1、Q2、Q3端，称为异步预置数。

74LS20为14脚双列直插式标准封装，是双4输人与非门.即在一块集成块内含有两个互相独立的与非门,每个与非门有4个输入端。

3.2整体电路

3.2.1分频部分电路

分频部分完整电路如下图3.3所示。

图3.3分频部分电路

其中，计数器74LS193的5脚输入时钟接的是锁相环NE564的9脚，而与非门74LS20输出端接的是NE564的3脚。

由任务要求可知，要求的倍频系数为3，因此计数器74LS193的预置数为1101。

3.2.2整体电路

以高频模拟锁相环NE564构成的倍频电路框图如下图3.4所示。

图3.4整体电路框图

其中，4、5脚外接电容组成低通滤波器，用来滤除比较器输出的直流误差电压中的纹波；改变2脚的外接电阻大小可以改变输入电流，进而改变环路增益。

3.3参数计算

NE564的VCO振荡输出信号（从9脚输出）分压后由74LS193的5脚输入，分频后由NE564的3脚输入，简单的框图如图3.5所示。

参考输入fR66

图3.5锁相倍频框图

由NE564的3脚输入的分频信号与从NE564的6脚输入的参考信号进行鉴频，输出误差电压控制VCO，最终使VCO输出

的频率，达到倍频目的。

在锁相分频电路中，NE564的2脚为增益控制端，调节滑动变阻器可改变同步带大小。

NE564的12脚和13脚跨接定时电容C，C值由下列算式确定。

①

其中

则

②

则当

时

（3倍频）

3.4实验结果仿真与分析

图3.6倍频电路仿真

实验得出的结果是：

输入4MHz的正弦波信号，输出的信号为略有失真的正弦波，其频率13MHz左右，有一定的频率波动。

分析产生上述结果原因可能为：

对于倍频后的频率与理想频率有差距可能是由于没能找到一52PF左右的电容，因此用一33PF的电容替代，这样可能会产生较大的偏差。

而对于输出波形略有失真，则可能是由于电路的非理想性造成的。

而对于有一定的频率波动是正常的，这是因为压控振荡器的输入电压来自于低通滤波器的输出，所以输出频率会有一定的波动。

所以，在满足锁相速度的前提下，应当尽可能减小低通滤波器的截止频率，以减小输出频率的波动。

同时，为了改善其他两点，应尽可能的选用适当的精密电阻，电容等元件。

总体而言，实验结果大致上是正确的，能够满足设计要求。

第四章小结与体会

通过此次课程设计，使我更加扎实的掌握了有关高频电子线路方面的知识，在设计过程中虽然遇到了一些问题，但经过一次又一次的思考，一遍又一遍的检查终于找出了原因所在，也暴露出了前期我在这方面的知识欠缺和经验不足。

实践出真知，通过亲自动手制作，使我们掌握的知识不再是纸上谈兵。

过而能改，善莫大焉。

在课程设计过程中，我们不断发现错误，不断改正，不断领悟，不断获龋最终的检测调试环节，本身就是在践行“过而能改，善莫大焉”的知行观。

这次课程设计终于顺利完成了，在设计中遇到了很多问题，最后在老师的指导下，终于游逆而解。

在今后社会的发展和学习实践过程中，一定要不懈努力，不能遇到问题就想到要退缩，一定要不厌其烦的发现问题所在，然后一一进行解决，只有这样，才能成功的做成想做的事，才能在今后的道路上劈荆斩棘，而不是知难而退，那样永远不可能收获成功，收获喜悦，也永远不可能得到社会及他人对你的认可!

附录

材料清单

元件名称

型号及参数

元件数量

高频模拟锁相环片

NE564

集成计数器

74HC193

双4输入与非门

74HC20

电位器

10K

电阻

510

电容

334

474

电容

104

参考文献

[1]胡宴如,耿苏燕.高频电子线路[M].北京：

高等教育出版社，2004.12.

[2]张海燕,苏新红编.高频电子电路与仿真设计[M].北京：

北京邮电大学出版社，2010.03.

[3]阎石.数字电子技术基础[M].5版.北京：

高等教育出版社，2006.

[4]石建平.数字电子技术[M].北京：

国防工业出版社，2011.

[5]王艳春.电子技术实验与Multisim仿真[M].合肥：

合肥工业大学出版社，2011.

[6]邱关源.电路[M].5版.北京：

高等教育出版社，2006.

[7]童诗白，华成英.模拟电子技术基础[M].4版.北京：

高等教育出版社，2006.

[8]齐跃林，刘燕燕，毕卫红.电子线路CAD[M].西安：

西安电子科技大学出版社，2008.

答辩记录及评分表

课题名称

信号的幅度调制—倍频电路的设计

答辩教师（职称）

王银花（讲师）

答辩时间

2013~3014学年第1学期第17周

答

辩

记

录

1设计中分频器的作用与组成?

2本设计为何要进行滤波电路设计?

3本课程设计倍频电路组成是什么?

锁相环倍频电路是一个闭环频率反馈系统，它主要由鉴相器、低通滤波器、压控振荡器和累加计数器构成。

4倍频器的作用是什么?

倍频电路可以成倍的把信号频谱搬移到更高的频段,若输入频率为fi,则输出频率为f0=nfi,其中n为任意正整数，称为倍频次数。

一般n为2~3。

5实现倍频的基本原理是什么？

1）利用晶体管等非线性器件产生输入信号频率的各次谐波分量，然后用调谐语n次谐波的带通滤波器取出n倍频信号；

2）将输入信号同时模拟乘法器的两个输入端进行自身线性相乘，则乘法器输出交流分量就是输入的二倍频信号；

3）利用锁相倍频方式进行倍频。

6简述锁相环的原理？

评分表

学生姓名

学号

评分

王来军

张睿

王东晨

关培蕾

孟雪

赵桃桃

展开阅读全文