西南科技大学网络教育《现代数字系统设计》在线考试.docx
《西南科技大学网络教育《现代数字系统设计》在线考试.docx》由会员分享，可在线阅读，更多相关《西南科技大学网络教育《现代数字系统设计》在线考试.docx（22页珍藏版）》请在冰点文库上搜索。
西南科技大学网络教育《现代数字系统设计》在线考试
现代数字系统设计—在线考试
一、单选题
1. SOPC的中文意思是（ ）。
A.电子设计自动化
B.硬件描述语言
C.片上可编程系统
D.片上系统
答案：
C
2.XPS是Xilinx公司提供的（ ）。
A.嵌入式系统的集成硬件设计和仿真工具
B.编辑FPGA的I/O引脚和面积约束相关的用户约束文件的工具
C.实现FPGA/CPLD的配置和通信的工具
D.实现FPGA的时序分析工具
答案：
A
3.CLB的中文意思是（ ）。
A.有限状态机
B.复杂可编程逻辑器件
C.可编程逻辑块
D.硬件描述语言
答案：
C
4.LUT 的中文意思是（ ）。
A.可编程门阵列
B.查找表
C.集成电路
D.知识产权
答案：
B
5.根据配置数据线数,串行配置是以什么方式将配置数据载入可编程器件?
A.比特（bit）
B.字节（Byte）
C.帧结构
D.通用IP方式
答案：
A
6.从互连结构上可将PLD分为确定型和统计型两类。
统计型结构代表是（ ）。
A.FPGA
B.CPLD
C.PLA
D.GAL
答案：
A
7.IP核在EDA技术和开发中具有十分重要的地位,IP核是指（ ）。
A.知识产权核
B.互联网协议
C.网络地址
D.智能外设
答案：
A
8. 基于Xilinx FPGA的IP 核开发工具是（ ）。
A.Core Generator
B.XST
C.Floorplanner
D.iMPACT
答案：
A
9.关于Verilog HDL中的数字,请找出以下数字中最大的一个是（ ）。
A.8´b1111_1110
B.9´o276
C.8´d170
D.8´h3E
答案：
A
10.用Verilog HDL的assign语句建模的方法一般称为（ ）方法。
A.连续赋值
B.并行赋值
C.串行赋值
D.函数赋值
答案：
A
11.Verilog HDL的标识符使用字母的规则是（ ）。
A.大小写相同含义
B.大小写不同含义
C.只允许大写字母
D.只允许小写字母
答案：
B
12.Verilog HDL的端口声明语句中,声明端口为输入端口的关键字是（ ）。
A.input
B.INPUT
C.OUTPUT
D.output
答案：
A
13.iMPACT的功能是（ ）
A.实现结果的时序分析
B.实现FPGA/CPLD的配置和通信
C.编辑指导实现步骤的用户约束文件
D.手工布局布线
答案：
B
14.EDK套件是Xilinx公司提供的（ ）。
A.FPGA综合工具
B.嵌入式系统的集成开发解决方案
C.实现FPGA/CPLD的配置和通信的工具
D.编辑FPGA的I/O引脚和面积约束相关的用户约束文件的工具
答案：
B
15.ISE Simulator的功能是（ ）
A.HDL源码的生成与编辑
B.原路图的设计与输入
C.综合工具
D.仿真工具
答案：
D
16.在（ ）下嵌入式处理器可以无外设、无总线结构和无实时操作系统,但是可以执行复杂的状态机和算术运算,达到可高或可低的性能,以及最低的成本。
A.状态机模式
B.单片机模式
C.定制嵌入模式
D.自定义模式
答案：
A
17.设计校验过程包括:
功能仿真、时序仿真、和（ ）。
A.门级仿真
B.数据流仿真
C.器件测试
D.行为级仿真
答案：
C
18.从互连结构上可将PLD分为确定型和统计型两类。
确定型结构的代表是（ ）。
A.SDRAM
B.CPLD
C.FPGA
D.SRAM
答案：
B
19.常用的两种HDL语言是:
Verilog HDL和（ ）。
A.VHDL
B.HDLV
C.DLVH
D.ABLH
答案：
A
20.把基于电可擦除存储单元的EEPROM或Flash 技术的CPLD 的在系统下载称为（ ）。
A.配置
B.ICR
C.JTAG
D.编程
答案：
D
21.可编程逻辑器件PLD属于（ ）电路。
A.半用户定制
B.全用户定制
C.自动生成
D.非用户定制
答案：
A
22.目前Xilinx公司生产的FPGA主要采用了哪种配置存储器结构?
A.SRAM
B.PROM
C.E2PROM
D.FLASH
答案：
A
23.EDA软件工具大致可以由五个模块构成,分别是设计输入编辑器、HDL综合器,适配器.下载器和（ ）。
A.仿真器
B.在线逻辑分析仪
C.IPcore生成器
D.功率测试器
答案：
A
24.FPGA所基于的可编程结构是（ ）。
A.PLD
B.乘积项结构
C.LUT结构
D.SDRAM
答案：
C
25.FPGA / CPLD设计流程为:
原理图/HDL文本输入→（ ）→综合→适配→（ ）→编程下载→硬件测试
A.功能仿真、时序仿真
B.时序仿真,功能仿真
C.功能约束,时序约束
D.时序约束,功能约束
答案：
A
26.具有对工艺技术的适应性很强,可以方便地移植到新的工艺中。
但是预测时序、面积与功率诸方面的性能较困难的IP CORE称为（ ）。
A.硬IP
B.固IP
C.软IP
D.都不是
答案：
C
27.一般把EDA技术的发展分为（ ）个阶段。
A.2
B.3
C.4
D.5
答案：
B
28.具有确保性能,如速度、功耗的优点,同时也具有一般不允许更改,难以转移到新工艺或集成到新结构中,不可重配置的IP CORE称为（ ）。
A.硬IP
B.固IP
C.软IP
D.都不是
答案：
A
29.设a=2,b=0,则下列式子中等于X的是（ ）。
A.a &&b
B.a || b
C.!
a
D.x &&a
答案：
D
30.不完整的if语句,其综合结果可实现（ ）。
A.时序逻辑电路
B.组合逻辑电路
C.双向电路
D.三态控制电路
答案：
A
31.下列标识符中,在Verilog HDL中不合法的标识符是（ ）。
A.State0
B.9moon
C.Not_Ack_0
D.signal$
答案：
B
32.在Verilog HDL的端口声明语句中,用（ ）关键字声明端口为双向端口。
A.inout
B.INOUT
C.BUFFER
D.buffer
答案：
A
33.XST的功能是（ ）
A.HDL源码的生成与编辑
B.原路图的设计与输入
C.综合工具
D.仿真工具
答案：
C
34.ESC的功能是（ ）
A.HDL源码的生成与编辑
B.原路图的设计与输入
C.综合工具
D.仿真工具
答案：
B
35.按仿真电路描述级别的不同,HDL仿真器可以单独或综合完成以下仿真步骤:
系统级仿真、行为级仿真、RTL仿真和（ ）。
A.门级时序仿真
B.数据流仿真
C.行为级仿真
D.寄存器传输级仿真
答案：
A
36.Verilog HDL是在哪一年正式推出的?
A.1983
B.1985
C.1987
D.1989
答案：
A
37.基于硬件描述语言的数字系统设计目前最常用的设计方法是（ ）。
A.自底向上
B.自顶向下
C.积木式
D.顶层
答案：
B
38.在EDA工具中,能完成在目标系统器件上布局布线的软件称为（ ）。
A.仿真器
B.综合器
C.适配器
D.下载器
答案：
C
39.设计输入完成之后,应立即对文件进行（ ）。
A.编译
B.编辑
C.下载测试
D.时序仿真
答案：
A
40.综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中,错误是（ ）。
A.综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件
B.综合是纯软件的转换过程,与器件硬件结构无关;为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束
C.综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系不是唯一的
D.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束
答案：
B
41.嵌入式系统的软件一般由嵌入式操作系统和（ ）组成。
A.实时操作系统
B.应用软件
C.驱动软件
D.软件
答案：
B
42.嵌入式系统的架构可分为:
处理器、储存单元、输入/输出接口和（ ）。
A.嵌入式操作系统
B.应用软件
C.驱动软件
D.软件
答案：
D
43.根据配置数据线数,并行配置一般以什么为单位向可编程器件载入配置数据?
A.比特（bit）
B.字节（Byte）
C.帧结构
D.通用IP方式
答案：
B
44.CPLD可编程逻辑是基于（ ）。
A.LUT结构
B.乘积项结构
C.PLD
D.CLB
答案：
B
45.大规模可编程器件主要有FPGA、CPLD两类,下列对FPGA结构与工作原理的描述中,正确的是（ ）。
A.FPGA是基于乘积项结构的可编程逻辑器件
B.FPGA是全称为复杂可编程逻辑器件
C.基于SRAM的FPGA器件,在每次上电后必须进行一次配置
D.在Altera公司生产的器件中,MAX7000系列属FPGA结构
答案：
C
46.大规模可编程器件主要有FPGA、CPLD两类,下列对CPLD结构与工作原理的描述中,正确的是（ ）。
A.CPLD即是现场可编程逻辑器件的英文简称
B.CPLD是基于查找表结构的可编程逻辑器件
C.CPLD中的编程数据掉电后消失
D.在Altera公司生产的器件中,FLEX10K系列属CPLD结构
答案：
D
47.带有平面规划信息的网表的IP CORE称为（ ）。
A.硬IP
B.固IP
C.软IP
D.都不是
答案：
B
48.提供经验证的具有特定电路功能的集成电路版图的IP CORE称为（ ）。
A.硬IP
B.固IP
C.软IP
D.都不是
答案：
A
49.下列运算符优先级最高的是（ ）
A.!
B.+
C.&
D.{}
答案：
A
50.在Verilog HDL的逻辑运算中,设A=8'b11010001,B=8'b00011001,则表达式“A&B”的结果为（ ）。
A.8'b00010001
B.8'b11011001
C.8'b11001000
D.8'b00110111
答案：
A
51. 设a = 1´b1,b = 3´b101,c = 4´b1010则X= {a,b,c}的值等于（ ）。
A.7´b1101100
B.8´b10101011
C.8´b11010101
D.8´b11011010
答案：
D
52.在Verilog HDL的always块本身是（ ）语句。
A.顺序
B.并行
C.顺序或并行
D.串行
答案：
B
53.HDL Editor的功能是（ ）
A.HDL源码的生成与编辑
B.原路图的设计与输入
C.综合工具
D.仿真工具
答案：
A
54.下面对利用原理图输入设计方法进行数字电路系统设计,那一种说法是不正确的（ ）。
A.原理图输入设计方法直观便捷,但不适合完成较大规模的电路系统设计;
B.原理图输入设计方法无法对电路进行功能描述;
C.原理图输入设计方法一般是一种自底向上的设计方法;
D.原理图输入设计方法也可进行层次化设计。
答案：
B
55. HDL综合器就是逻辑综合的过程,把可综合的VHDL/Verilog HDL转化成硬件电路时,包含了三个过程,分别是（ ）。
A.输入、输出、下载
B.转化、优化、映射
C.分析、编译、布局布线
D.仿真、分析、下载
答案：
B
56.下列EDA软件中,哪一个不具有逻辑综合功能:
（ ）。
A.ISE
B.Synplify
C.Quartus II
D.ModelSim
答案：
D
57.FPGA在布局布线后进行的后仿真,考虑布线延时,和芯片实际的工作情况更加接近,则这是什么仿真?
A.功能仿真
B.模块仿真
C.时序仿真
D.系统仿真
答案：
C
58.EDA软件工具大致可以由五个模块构成,分别是设计输入编辑器、HDL综合器、适配器、仿真器和（ ）。
A.下载器
B.分析器
C.计算器
D.测试器
答案：
A
59.在EDA工具中,能将硬件描述语言转化为硬件电路的重要工具软件为（ ）。
A.仿真器
B.综合器
C.适配器
D.下载器
答案：
B
60.将设计的系统按照EDA开发软件要求的某种形式表示出来,并送入计算机的过程,称为（ ）。
A.设计的输入
B.设计的输出
C.仿真
D.综合
答案：
A
二、判断题
61.从互连结构的角度,CPLD是统计型PLD,它的每次布线一般无法确切预知线路的延时。
答案：
错误
62.CPLD掉电后,芯片内的数据不消失,数据保密性好。
答案：
正确
63.FPGA、CPLD是低密度可编程逻辑器件。
答案：
错误
64.FPGA的串行配置是以比特为单位将配置数据载入可编程器件。
答案：
错误
65.IP CORE在FPGA技术中的中文意思是知识产权芯核。
答案：
正确
66.Firm Core 的中文意思是硬核。
答案：
错误
67.iMPACT是基于Xilinx FPGA的IP 核开发工具。
答案：
错误
68.IP CORE的使用可以使设计师不必了解芯片设计所有的技术,提高的设计可靠性,加快了设计进度。
答案：
正确
69.在Verilog HDL的端口声明语句中,用input作为关键字声明端口为双向端口。
答案：
错误
70. 在Verilog HDL的逻辑运算中,设A=8'b11010001,B=8'b00011001,则表达式“A&B”的结果为8'b10011001。
答案：
错误
71.ESC是ISE 提供的原理图设计与输入工具。
答案：
正确
72.原理图输入设计方法直观便捷,但不适合完成较大规模的电路系统设计。
答案：
正确
73. HDL的中文意思是:
硬件描述语言
答案：
正确
74.FPGA的并行配置一般以字节为单位向可编程器件载入配置数据。
答案：
正确
75. EDO的中文意思是:
中央处理器。
答案：
错误
76.CPLD的可编程是主要基于与或阵列可编程结构。
答案：
正确
77. DSP的中文意思是:
数字信号处理。
答案：
正确
78.把基于电可擦除存储单元的EEPROM或Flash技术的CPLD的在系统下载称为配置,这个过程就是把编程数据写入E2CMOS单元阵列的过程。
答案：
错误
79.设计输入是把系统设计的下载或配置文件,通过编程电缆按一定的格式装入一个或多个PLD的编程存储单元,以便进行硬件测试和器件测试。
答案：
错误
80.FPGA的配置模式有从动串行模式、从动并行模式、主动串行模式、主动并行模式、以及JTAG模式。
答案：
正确
81.功能仿真是在选择了具体器件并完成布局布线之后进行的快速时序检验,可以对设计性能做整体的分析,其结果与实际器件工作情况基本相同。
答案：
错误
82.软IP核与硬IP核并非对立关系,通常供应商会同时提供完成同一种功能的软IP核和硬IP核,而后由客户按自己的需要进行选择。
答案：
正确
83.时序仿真用于验证设计的逻辑功能,没有延时信息,对初步的逻辑功能检测非常方便。
答案：
错误
84.Core Generator是基于Xilinx FPGA的IP核开发工具。
答案：
正确
85.在FPGA设计过程中,从设计输入文件到生成编程数据文件的编译过程称为设计处理。
答案：
正确
86.IP Core复用指的是在设计新产品时采用已有的各种功能模块,即使进行修改也是非常有限的,这样可以减少设计的人力和风险,缩短设计周期,确保优良品质。
答案：
正确
87. 将设计的系统按照EDA开发软件要求的某种形式表示出来,并送入计算机的过程,称为综合。
答案：
错误
88.通用IP Core市场门槛高,利润高,竞争较少。
答案：
错误
89.根据Verilong HDL的语法,`timescale 1ns/100ps中1ns代表时间精度,100ps代表时间单位。
答案：
错误
90.根据Verilong HDL的语法要求,设a = 1´b1,b = 3´b101,c = 4´b1010,则X= {a,b,c}的值等于8´b11010101。
答案：
错误
91.Xpower的功能是实现FPGA/CPLD的配置和通信。
答案：
错误
92.Floorplanner的功能是低层物理布局布线。
答案：
正确
93.ASIC的中文意思是:
专用集成电路。
答案：
正确
94.CAD的中文意思是:
中央处理器 。
答案：
错误
95.PLD的中文意思是:
可编程逻辑器件。
答案：
正确
96.FPGA、CPLD是低密度可编程逻辑器件。
答案：
错误
97.在EDA工具中,能将硬件描述语言转化为硬件电路的重要工具软件为适配器。
答案：
错误
98.基于硬件描述语言的数字系统设计目前最常用的设计方法称为自底向上设计法。
答案：
错误
99.综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系不是唯一的。
答案：
正确
100.FPGA的中文全称是:
复杂可编程逻辑块
答案：
错误
101.FPGA的从动配置由外部处理器控制配置过程。
答案：
正确
102.把基于电可擦除存储单元的EEPROM或Flash技术的CPLD的在系统下载称为配置。
答案：
错误
103. FPGA可编程逻辑是基于查找表结构。
答案：
正确
104. 基于SRAM的FPGA器件,在每次上电后必须进行一次配置。
答案：
正确
105.通用IP Core 主要指存储器,存储控制器,通用接口等。
答案：
正确
106. IP CORE 按功能方面划分可分为硬IP ,固IP,软IP。
答案：
错误
107.IP核在EDA技术和开发中具有十分重要的地位,以HDL方式提供的IP被称为软IP。
答案：
正确
108.提供用硬件描述语言描述的功能块,但不涉及实现该功能块的具体电路的IP核为硬核。
答案：
错误
109.在Verilog HDL的逻辑运算中,设A=4´b1010,则表达式~A的结果为4´b0101。
（ ）
答案：
正确
110.state,State,这两个标识符是相同的。
答案：
错误
111. Constraints Editor的功能是编辑指导实现步骤的用户约束文件。
答案：
正确
112.原理图输入设计方法也可进行层次化设计。
答案：
正确
113.设计校验包括功能仿真、时序仿真和器件测试。
答案：
正确
114.综合是纯软件的转换过程,与器件硬件结构无关;为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束。
答案：
错误
115.FPGA的中文全称是:
复杂可编程逻辑块。
答案：
错误
116.将设计的系统按照EDA开发软件要求的某种形式表示出来,并送入计算机的过程,称为设计的输出。
答案：
错误
117.行为仿真是对设计输入的规范检测,这种仿真通过只能表示编译通过,说明设计满足一定的语法规范,但不能保证设计功能、时序满足期望。
答案：
正确
118.基于硬件描述语言的数字系统设计目前最常用的设计方法称为自顶向下设计法。
答案：
正确
119.ASIC的中文全称是:
片上系统。
答案：
错误
120. EDA的中文全称是:
电子设计自动化
答案：
正确
升级会员 