功率肖特基二极管静电损伤分析图文精.docx

功率肖特基二极管静电损伤分析图文精.docx

《功率肖特基二极管静电损伤分析图文精.docx》由会员分享，可在线阅读，更多相关《功率肖特基二极管静电损伤分析图文精.docx（10页珍藏版）》请在冰点文库上搜索。

功率肖特基二极管静电损伤分析图文精

2010年8月

第5卷　第3期

失效分析与预防

August,2010Vol.5,No.3

[收稿日期]2010年5月6日　　[修订日期]2010年7月10日

[作者简介]龚欣（1979年-,女,博士,工程师,主要从事航天用元器件质量保证方面的研究。

功率肖特基二极管静电损伤分析

龚　欣,张延伟

（中国空间技术研究院电子元器件可靠性中心,北京100029

[摘　要]从静电放电（ESD导致肖特基整流管失效的案例分析入手,提出了一种新的失效机理,解释了高耐压肖特基整流

管静电敏感的原因。

结果表明:

功率肖特基二极管由于需要生长SiO2作P+

扩散环的掩蔽层,而在刻蚀SiO2形成肖特基势

垒区时,往往会由于各种原因（例如Si表面的微缺陷、刻蚀不干净等残留少量或极少量SiO2,从而在肖特基二极管中引入对ESD敏感的金属氧化半导体（MOS电容结构,造成器件的抗静电能力大幅下降。

该研究结果对肖特基二极管生产、使用以及失效分析具有重要指导意义。

[关键词]肖特基整流管;失效分析;静电放电

[中图分类号]TN312.4　　　[文献标志码]A　　　doi:

10.3969/j.issn.1673-6214.2010.03.009[文章编号]1673-6214（201003-0168-04

AnalysisofSchottkyRectifierDamagedElectro-staticDischarge

GONGXin,ZHANGYan-wei

（ChineseAcademyofSpaceTechnology,Beijing100029,China

Abstract:

Thecauseofthehighelectro-staticdischarge（ESDsensitivityofschottkyrectifierwasstudiedbasedonfailureanal-ysisofESDdamagedschottkyrectifier.TheresultsshowsinceaSiO2l

ayerasamaskforP+

diffusionisnecessarytobeformed,someSiO2mayremainattheinterfacebetweentheSimaterialandnextmetallayerforallkindsofreasonssuchasminordefectsontheSisurfaceandetchinganomaly.Asaresult,astructurelikemetaloxidesemiconductor（MOScapacitorwhichissensitivetoESDwasintroducedtotheschottkyrectifier,andthesensitivityofSchottkyRectifierlargelyincreased.Theresultisveryuse-fultothemanufacture,applicationandfailureanalysisofschottkyrectifiers.Keywords:

schottkyrectifier;failureanalysis;electro-staticdischarge

0　引言

电子元器件的失效分析借助各种测试技术和分析方法明确元器件的失效过程,分辨失效模式或机理,确定其最终的失效原因

[1-2]

。

肖特基二极

管以其较低的正向导通电压,更好的高频特性,在高速集成电路、微波技术等许多领域得到广泛应用。

常规肖特基二极管对ESD并不敏感

[3]

其使

用中的主要失效模式常为正向过流烧毁或反向过压击穿;但高耐压肖特基整流管由于其结构的特殊性,抗静电能力较常规肖特基二极管弱,在使用中仍要高度注意防静电问题,本文从实际失效案例说明肖特基功率整流管受静电损伤的机理,对高耐压肖特基整流管静电敏感度低的原因进行研

究,并提出在生产、使用以及失效分析阶段的注意

事项。

某电源模块输出整流二极管短路,该整流二

极管为高效肖特基整流管,内部由2个共阴极的肖特基二极管组成,内部原理图见图1。

图1　器件内部原理示意图Fig.1　Schematicillustrationofthepart

第3期龚　欣,张延伟:

功率肖特基二极管静电损伤分析1　试验过程与结果

检查器件外观,未见有导致器件失效的异常

状况,失效器件外观见图2。

图2　失效器件外观

Fig.2　Appearanceofthefailedpart

　　用图示仪测试发现其中一个二极管正负极短路,用万用表测试正反向电阻均为1.4Ψ。

对器件进行颗粒碰撞噪声检测（PIND,没有发现器件内部可动多余物,排除可动金属多余物导致器件短路的可能性。

为判断外界气氛对器件性能的影响,对器件进行密封性检查,器件精粗检漏结果均合格。

对失效器件进行内部气氛分析,发现器件密封腔体内并不含O。

用机械法开帽,用体式和扫描电子显微镜对器件内部进行检查,发现短路二极管内部芯片表面存在黑色的异常点,异常点外围为Al金属电极受热皱起的形貌,中间为半导体和金属共融的形貌,异常点形貌有别于常见的过电应力导致的烧毁点形貌（图3。

图3　短路二极管表面异常点照片

Fig.3　Photographoffailuresite

　　用扫描电镜和能谱仪对器件芯片进行检查和分析,发现异常点的成分主要为Si、Al、Mo、O（图4,分析认为该处发生了硅铝共熔,判断该点为芯片短路点。

对芯片表面的其他区域进行能谱分析,其成分为Al。

图4　图3b方框处能谱分析谱图

Fig.4　Energyspectrumoffailuresite

169

失效分析与预防第5卷

　　对芯片表面的Al金属电极以及金属Mo进

行腐蚀,发现金属和半导体的共融物质仍然存在,

能谱分析发现异常点仍然含有Si、Al、Mo、O,腐蚀

掉Al和Mo后的异常点形貌见图5。

图5　腐蚀掉Al和Mo后的异常点形貌

Fig.5　SEMmicrographafterremovalofAlandMo

2　分析与讨论

2.1　肖特基二极管的制作过程

肖特基接触的制造通常是将合适的金属蒸发

在N+-N外延结构的表面上来完成的。

对于高

耐压肖特基二极管,通常采用边缘终端技术（扩

散P+保护环来改善其边缘电场的集成从而提

高其反向击穿电压[4]。

目前主流的肖特基二极

管（几十V至200V以上工艺流程见图6。

图

6a~图6e的工艺流程分别为在N+/N衬底上热

氧化生长SiO2作P+扩散的掩蔽层;先后进行光

刻、刻蚀、B注入、推结,形成器件结终端;刻蚀

SiO2形成肖特基势垒区（即有源区;溅射/蒸发

Mo金属,继续退火处理,形成MoSi2金属势垒;蒸

发铝,形成电极。

2.2　失效机理分析

从能谱分析可以看出,异常点处除了存在上

述的Al、Mo、Si外,还有O。

O有2个可能的来

源,一是封装内部的O2,二是器件制作过程SiO2

残留。

器件封装内部含有少量O2,烧毁点在过热

过程中发生局部氧化,在异常点处可分析出O,而

内部气氛分析表明器件密封腔里不含有O2,因此

可排除这种来源;结合肖特基器件工艺流程,判断

O来源于氧化层刻蚀过程（图6c中残留的少量

图6　主流的肖特基二极管工艺流程

Fig.6　ProcessflowofcurrentSchottkyRectifier或极少量SiO2。

残留的SiO2经后续金属淀积、合金工艺处理后,相当于在肖特基二极管上并联了一个MOS电容（图7,而MOS电容是ESD敏感器件,这也解释了为什么该器件标识的抗静电能力为一级（1个Δ,器件失效点含有O,表明失效点即为残留SiO2的位置。

图7　有SiO

2

残留时肖特基二极管等效电路图

Fig.7　EquivalentcircuitwithSiO

2

remaining

170

第3期龚　欣,张延伟:

功率肖特基二极管静电损伤分析

　　失效点首先发生介质击穿,接着引发大电流,从而发生了半导体和金属的局部共融。

导致残留介质击穿的机理有2个,一个是与时间相关的介质击穿（TDDB,另一个则是静电损伤。

文献报道[5],TDDB的典型时间-失效分布属于对数正态分布,时间超过100h以后,失效率明显下降,调查该次失效的背景信息,该器件在失效前累计工作时间为1455h,且器件出厂前进行了240h的高温反偏试验,排除器件残留SiO2位置发生经时击穿的可能性。

通过上述分析,判断静电放电导致残留SiO2的位置发生介质击穿,击穿后引发的电流导致半导体和金属的局部共融。

2.3　验证试验

取同批次良品1只,依据GJB548B—2005方法3015对器件进行静电放电试验,试验后用TEK370晶体管图示仪测试器件引脚Pin1—Pin3的I-V特性,发现器件反向漏电变大。

模拟器件工作状态给器件持续加电4h,观察器件I-V特性,漏电有逐渐变大的趋势,接近短路。

对模拟样品开帽进行内部目检,发现施加应力的二极管管芯存在类似于失效器件的黑色硅铝共熔点,能谱分析该点的成分为Si、Al、Mo、O,与失效器件失效点相同（图8。

（aOpticalphotograph（bSEMmicrograph图8　模拟试验样品失效点形貌

Fig.8　Failuresiteappearanceofthesampleinthevalidationtest

3　结论

1由于高耐压肖特基整流管通常利用扩散P+保护环的方法改善其反向耐压,需要在N+/N衬底上热氧化生长SiO2作P+扩散的掩蔽层,而在刻蚀SiO2形成肖特基势垒区时,往往会由于各种原因（例如Si表面的微缺陷、刻蚀不干净等残留少量或极少量的SiO2,从而在肖特基二极管中引入对ESD敏感的MOS电容结构,造成器件的抗静电能力大幅下降,若使用中静电防护措施不当,很容易对器件造成静电损伤。

2肖特基整流管生产厂家在刻蚀SiO2的工艺过程中应特别注意将SiO2刻蚀干净;针对这类器件,在生产、试验、运输和使用中要按照一类静电敏感器件进行静电防护,在失效分析时也应考虑静电损伤这一失效机理。

参考文献

[1]恩云飞,罗宏伟,来萍.电子元器件失效分析及技术发展[J].失效分析与预防,2006,1（1:

40-41.

[2]刘平,刘建勇,姚琲.SEM/EDX和FTIR在手机电触点失效分析方面的应用[J].失效分析与预防,2010,5（2:

114-115.[3]张安康.微电子器件与电路可靠性[M].3版.北京:

电子工业出版社,1992:

125-130.

[4]维捷斯拉夫·本达,约翰·戈沃,邓肯A·格兰特,等.功率半导体器件—理论及应用[M].吴郁,张万荣,刘兴明,等译.北京:

化学工业出版社,2005,5:

145-146.

[5]姚立真.可靠性物理[M].北京:

电子工业出版社,2004:

401-403.

171