电子时钟设计终期报告正文.docx

电子时钟设计终期报告正文.docx

《电子时钟设计终期报告正文.docx》由会员分享，可在线阅读，更多相关《电子时钟设计终期报告正文.docx（14页珍藏版）》请在冰点文库上搜索。

电子时钟设计终期报告正文

引言

数字电路的学习运用，除通过实验教学培养数字电路的基本实验方法、分析问题和故障检查方法以及双踪示波器等常用仪器使用方法等基本电路的基本实验技能外，还必须培养大学生工程设计和组织实验的能力。

本次电子线路课程设计（数字电子时钟）的目的在于培养学生对基本电路的应用和掌握，使学生在实验原理的指导下，初步具备基本电路的分析和设计能力，并掌握其应用方法；自行拟定实验步骤，检查和排除故障、分析和处理实验结果及撰写实验报告的能力。

综合实验的设计目的是培养学生初步掌握小型数字系统的设计能力，包括选择设计方案，进行电路设计、安装、调试等环节，运用所学知识进行工程设计、提高实验技能的实践。

数字电子钟是一种计时装置，它具有时、分、秒计时功能和显示时间功能、整点报时功能。

数字电子钟由于采用了石英技术，走时精度高、稳定性好，不需要经常调校，使用携带方便。

因此，在定时控制、自动报时及时间程序控制等方面都得到广泛的应用。

本课程设计所用的软件为Multisim。

Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。

它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。

工程师们可以使用Multisim交互式地搭建电路原理图，并对电路进行仿真。

Multisim提炼了SPICE仿真的复杂内容，这样工程师无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。

通过Multisim和虚拟仪器技术，PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。

一、方案设计

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。

本设计采用74LS160、译码器、数码管、555定时器及相关门电路设计实现以下功能：

1、准确计时，具有时、分、秒显示，可以从00:

00:

00计时到23:

59:

59。

2、具有分校时，时校时功能。

3、具有整点报时功能。

二、工作原理

2.1基本原理概述

数字电子钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，在计数过程中由于各种原因会导致计数不准，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用振荡器电路构成数字钟。

数字电子钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。

它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时等附加功能。

因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器，校时电路、报时电路和振荡器组成。

秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，秒信号由555定时器接成的多谐振荡器，通过设定R和C的值，达到产生周期为1S的标准秒信号，将标准秒信号送入“秒计数器”，“秒计数器”采用60（0~59）进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60（0~59）进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用24（0~23）进制计时器，可实现对一天24小时的累计。

译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器（74LS48）译码，通过6个LED七段数码管分别显示出来。

整点报时电路是根据计时系统的输出状态产生一高电平脉冲信号，然后去触发一音频发生器（扬声器）实现报时。

校时电路是用来对“时”、“分”、“秒”显示数字进行校对调整的。

基本原理框图如下：

2.2各部分组成及功能设计

由555定时器构成的多谐振荡器：

由振荡荡频率公式：

f=1/T=1/（R1+2*R2）C*ln2通过改变R和C的参数即可改变振荡频率，为了得到f=1S,可以取R7=R8=480KΩC=1μF（直接产生的1s脉冲，不用分频器。

具体管脚功能见附录三

（2））

时、分、秒脉冲计时电路的设计

（1）秒、分计时器：

根据同步集成十进制计数器74LS160的真值表，利用两片74160组成的同步六十进制递增计数器如图3所示，其中个位计数器接成十进制形式，十位计数器选择个位的QA与QD，即1001（9），十位的QA与QC，即0101（5）做反馈端，经过与非门输出控制置数端（LOAD），接成六进制形式。

个位与十位计数器之间采用同步级联复位方式，将个位计数器的进位输出控制端（RCO）接至十位计数器的计数使能端（ENT）,完成个位对十位计数器的进位控制。

将对十位的置数信号加一个反相器后的信号作为六十进制的进位输出脉冲信号。

当计数器的状态为59时，对十位置数0000（0），当下一个计数脉冲到达时个位十位同时回到0。

同理，将分计时器也接成60进制计数器。

（2）时计数器：

计数器接成24进制，采用整体置零方式。

将十位的QB，即0010

（2）和个位的QA、QB信号，即0011（3）经与非门后对十位和个位同时置数0。

当计数状态为23时，等下一个脉冲到来则计数回到0。

时计数器的计数脉冲由秒进位反相、分进位反相后提供，即分和秒同时计数达到59时向时进位。

校时电路设计

当开关在上面时，正常计数，由秒进位提供脉冲信号；当开关拨到下面时，进行分校时，由555产生的计数脉冲直接脉冲信号。

同理，时校时也是这种原理。

译码显示电路

译码显示电路是将数字电子钟的计时状态直观清晰的反应出来，被人们的视觉感官所接受。

显示器件选用LED共阴七段数码管。

在译码显示电路（74LS48）输出信号的驱动下，显示出清晰的、直观的数字符号，并且为保证数码管正常工作提供足够的工作电流。

该数字钟的电路设计用到了6个显示数码管。

（注：

仿真的时候需加上排阻才能正常工作，在实际电路焊接时排阻可以省略。

）

整点报时电路设计

将分计时器为59，秒计时器高位为5时的信号输出经适当门电路后给蜂鸣器。

当时间在59分50秒到59分59秒时，数字时钟自动报时，报时原理电路如下：

三、仿真结果（见附录一）

四、硬件各部分的测试

（1）面板测试：

通过万用表检测各电路之间是否有短路情况。

最好是焊好一个部分之后就测一次，待全部焊好之后再整体测试一次，保证电路能正常工作。

（2）七段显示器与七段译码器的测量

检测数码管的好坏：

将万用表调到二极管档处，将数码管共阴极接到万用表黑表笔，再用红表笔依次接触数码管a~g各管脚，若数码管对应段灯亮则为好的，否则就是坏的。

当焊接好数码管和译码器之后，给数码管一个5V左右的电压，若六个数码管都显示零，说明译码器和数码管没连错，否则应对应找到相应线，排除错误。

（3）芯片的测试

可以通过实验室的面包板进行测试。

（4）蜂鸣器的检测

蜂鸣器正极那端接+5V，负极接地，打开电源，听是否有鸣叫，有则蜂鸣器是好的，否则为坏的。

（5）焊接完成后，通过时钟的计数状态再逐一排测。

五、心得与体会

本次课程设计中遇到的问题及解决方法：

（1）选购器件：

之前只是在实验室用老师提供的器件，并没实际购买过，原以为芯片价钱很高。

之后才知道原来芯片价钱也有很大差别，并不是很贵。

这次选购的基本是74LS系列，以74LS48价格最高。

尽管单个器件价格较低，但全部买全也是一笔不小的开支。

可以想象学校一次性采购一批器件也是一项不小的开支。

在选购板子时，应选择哪种空与空之间间隙较大的，千万不能买那种间隙很小，甚至挨在一起的那种，否则极易在焊接时短路。

（2）布局电路：

这是相当重要的一步，得根据自己的电路原理图和所买器件适当安排各元件的位置，最好不要安排的过于拥挤，防止焊接到中途时发现某某地方焊接错了需返工。

同时也可以保证焊接电路的美观清晰，便于测试的时候可以轻松找到错误原因。

（3）焊接芯片：

由于没有经验，一开始没用底座就将两芯片焊到板子上了，费了好大功夫才取下来。

焊接之前应该将底座先焊上，可以防止在焊接过程中可能把芯片烫坏，也可以将芯片回收再利用。

（4）焊接电线：

电线的选择也是很重要的，可以提高你的焊接效率和减轻排查负担。

建议选择哪种较细且是单根的线。

焊接时最好将线和管脚同时焊，即将线直接插到孔内再上锡。

（5）在焊之前一定要先检查各器件是不是好的，不然最后功败垂成。

并且在焊好每一部分之后都简单测试一下，确保各部分电路都能正常工作。

（6）仿真和现实的差距：

这是一个不得不引起注意的问题。

仿真完全没问题的电路到了实际电路中就出现问题了。

比如，同步异步接法，在仿真中连成异步的一点问题看不出来，到了实际电路中可能就会出现提前进位，错进位，不进位的情况。

还有在给分和秒的高位置数时，最好用计数59时的状态给进位，不要用高位5与上低位进位RCO的信号置数，否则很有可能出现计数乱跳的问题。

本次课程设计的总体体会：

在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。

也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。

虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题，同时我们也掌握了做设计的基本流程，为我们以后进行更复杂的设计奠定了坚实的基础。

通过理论与实践的相结合，进一步体会到一种学习的方法，特别是对电子设计方面。

首先，要明确总体的设计方案与方法；其次，对各个部分进行设计与改进；最后，将各个部分整合到一起进行比较、观察。

此次数字电子课程设计有利于培养我们对电子设计的兴趣，是一次很好的理论与实际的相结合，希望有更多机会接触这些课程设计。

附录一：

仿真结果

附录二：

元器件清单

器件类型

器件型号

数量

555时基电路

555

1个

LED七段译码器

74LS48N

6个

同步十进制计数器

74LS160N

6个

反相器

74LS04

1个

二输入与非门

74LS03N

1个

三输入与非门

74LS10N

1个

四输入与非门

74LS20N

3个

电容

1uF

2个

电阻

480K

2个

蜂鸣器

XLV1

1个

单刀双掷开关

2个

三极管

2N2219

1个

导线

电路板

1快

附录三：

各相关器件摘要

（1）74LS160

74LS160是一个具有异步清零、同步置数、可以保持状态不变的十进制上升沿计数器,功能管脚图如下：

MR：

异步清零端（低电平有效）CP：

时钟输入端（上升沿有效）

P0~P3：

置数输入端CEP：

计数使能端

GND：

接地端VCC：

高电平端

TC：

进位输出端Q0~Q3：

输出端

CET：

计数使能端PE：

同步并行置数端

（2）555

Pin1（接地）-地线（或共同接地），通常被连接到电路共同接地。

Pin2（触发点）-这个脚位是触发NE555使其启动它的时间周期。

触发信号上缘电压须大于2/3VCC，下缘须低于1/3VCC。

Pin3（输出）-当时间周期开始555的输出输出脚位，移至比电源电压

少1.7伏的高电位。

周期的结束输出回到O伏左右的低电位。

于高电位

时的最大输出电流大约200mA。

Pin4（重置）-一个低逻辑电位送至这个脚位时会重置定时器和使输

出回到一个低电位。

它通常被接到正电源或忽略不用。

Pin5（控制）-这个接脚准许由外部电压改变触发和闸限电压。

当计时器经营在稳定或振荡的运作方式下,这输入能用来改变或调整输出频率。

Pin6（重置锁定）-Pin6重置锁定并使输出呈低态。

当这个接脚的电压从1/3VCC电压以下移至2/3VCC以上时启动这个动作。

Pin7（放电）-这个接脚和主要的输出接脚有相同的电流输出能力，当输出为ON时为LOW，对地为低阻抗，当输出为OFF时为HIGH，对地为高阻抗。

Pin8（V+）-这是555个计时器IC的正电源电压端。

供应电压的范围是+4.5伏特（最小值）至+16伏特（最大值）。

（3）74LS04（反相器）（4）74LS03

（5）74LS10（6）74LS20

（7）74LS48

附录四：

参考文献

1、阎石《数字电子技术基础》（第五版）高等教育出版社