FPGA最小系统1.docx

FPGA最小系统1.docx

《FPGA最小系统1.docx》由会员分享，可在线阅读，更多相关《FPGA最小系统1.docx（25页珍藏版）》请在冰点文库上搜索。

FPGA最小系统1

编号：

xx大学2014届本科毕业论文

基于FPGA芯片的最小系统设计

论文作者姓名：

xxx

作者学号：

xxxxxxxxxx

所在学院：

所学专业：

导师姓名职称：

xxxxxxxxxxxx

论文完成时间：

2014年04月24日

摘要：

1

基于FPGA芯片的最小系统设计

xxx

（xxxxxxxxx，xxxxxxxxxx，475004）

摘要：

现如今，伴随着国内外信息技术高速的发展，电子系统数字化的走向已不可逆转。

小规模芯片组成的电路系统到应用单片机，再到应用FPGA来设计系统，电子设计技术跨越进了了一个全新的历史舞台。

由于FPGA具有现场可编程的特性，造就电路板级产品转化成为芯片级。

这种转变不仅缩小了电路的体积，同时更加缩短系统的研发周期，使系统的升级更加方便，除此之外，FPGA还有容量大、逻辑功能强，提高系统的稳定性，而且有高速、高可靠性的优点。

这也使得越来越多的电子从业人员使用FPGA芯片来设计电子系统。

本文通过对FPGA最小系统的开发设计，来让我们理解探究FAPG芯片的意义。

关键词：

FPGA,FLEX10K,JTAG,模块设计

ThedesignofminimumsystembasedonFPGAchip

Abstract:

Nowadays,withthedevelopmentofdomesticandforeigninformationtechnologyhighspeed,intothedigitalelectronicsystemisirreversible.AsmallchipofthecircuitsystemtotheapplicationofSCM,andthentotheapplicationofFPGAtodesignthesystem,electronicdesigntechnologyleapintoanewhistoricalstage.BecauseFPGAhasthecharacteristicoffieldprogrammable,createboardlevelproductsintothechiplevel.Thischangenotonlyreducethesizeofcircuit,atthesametimemoreshortensystemdevelopmentcycle,makethesystemmoreconvenienttoupgrade,inaddition,FPGAandlargecapacity,stronglogicfunction,andimprovethesystemstability,butalsohastheadvantagesofhighspeed,highreliability.ItalsomakeselectronicpractitionersareincreasinglyusingFPGAchiptodesigntheelectronicsystem.BasedonthedevelopmentanddesignofFPGAminimumsystem,to　makeusunderstandthesignificanceofresearchofFAPGchip.

Keywords:

FPGA,FLEX10K,JTAG,Moduledesign

1引言

1.1FPGA

FPGA即FieldProgrammableGateArray，现场可编程门阵列。

由于FPGA具有现场可编程的特性，使电路板级产品转化成为芯片级成为现实。

这种转变不仅缩小了电路的体积，同时更加缩短系统的研发周期，使系统的升级更加方便，除此之外，FPGA还有容量大、逻辑功能强，提高系统的稳定性，而且有高速、高可靠性的优点。

让我们可以在设计数字系统中利用软件的配置以及编程，达成我们所需要的一些特定的功能。

1.2探究的背景及意义

可编程逻辑器件（PLD），在20世纪中后期出现。

它的结构简单，实现的逻辑电路虽然在性能方面很高效，但是也只能限用，因为这个时期只能实现小规模的逻辑电路。

倘若乘积项增加，它们的连线结构就会变得十分巨大以使之无法实现。

直至1984年，这种情况有所改观。

Altera公司基于CMOS的EPROM工艺发明了世界上第一块可用紫外线擦除并重复编程的可编程逻辑器件（EPLD）。

用EEPROM工艺，Lattice公司在1985年研制出了通用逻辑阵列（GAL），可电擦除，且设计相当的灵活、高速，成为常用工业标准器件。

而在另一方面，首块现场可编程门阵列FPGA被Xilinx公司在同年推向市场。

它具有可编程性，同时也有通用连线结构，所以也具有了相当高的逻辑密度。

自此之后，各公司又接连推出了各种功能强大的FPGA系列产品。

FPGA由于弥补定制电路的不足，同时可编程器件门电路数又很庞大。

所以在现今数字系统设计平台中，可以完全通过软件来达成多次进行编程，来完成我们所需要的某些功能，使设计周期得到巨大的缩短，灵活性也更高，在成本方面也更加低廉，所以广大学者和开发人员更加追捧。

1.3本课题主要研究工作

本课题主要就是基于FPGA芯片来想法设法做出一个最小系统。

通过翻阅资料来对FPGA了解熟知，用学到的某些知识来设计原理图，并进行绘制，让制板公司来印制，通过手工将元器件焊接到PCB板上，再对实物编程，检测最小系统是否可以正常工作，检测过程中系统板的各个单元工作均正常，本课题设计结束。

我们要探究的是Altera公司所设计的的一款FLEX10K系列芯片，由该芯片的工作原理和使用特性，设计一个最小系统。

1.4本章小结

本章主要就是解释FPGA是现场可编程门阵列，简单说明关于课题的一些内容和背景，来确定主要的探究方向，明晓设计和进行的过程，使之目的得以确定，而且在思路上也更加的清晰，更加容易理解。

2FPGA基本知识

2.1FPGA的诞生

1984年，RossFreeman、BernieVonderschmitt和JimBarnett在硅谷工作时一起构建了一个设想。

他们想要建立一家和其他公司完全不同，且在那里工作的人们喜爱他们的工作的公司，且可以在新领域能够独领风骚。

RossFreeman借用现场可编程门阵列（FPGA）正式踏入2009美国发明家名人堂。

他的发明是一块全部由“开放式门”所组成的计算机芯片。

使用这种芯片，工程师可根据需要进行编程过程，为之添加新的功能，使之满足不断发展的标准要求，而且还可以在设计的最后阶段进行修改完善。

2.2FPGA的发展与现状

FPGA出现后，世界范围内的电子设计从业人员都为之疯狂。

FPGA向新市场的渗透成就了电子系统的核心地位。

FPGA有两个方面来推动它市场实力的增长：

它有相当高的密度以及高校的性能，可以实现更多的功能，相对于ASIC和ASSP，成本相当的低廉。

现今，世界上有名的半导体器件公司都会提供不同类型的FPGA产品,如Altera、Xilinx、Actel等公司。

Xilinx公司制造的FPGA现在已经发展到达千万个可利用门的地步。

众多公司的竞争推动了技术的提高，在性能方面也更加的完善，产品也越来越丰富。

可编程逻辑器件在如今的电子系统设计中的角色越来越重要。

2.3FPGA的结构特性

PROM、EPROM、E2PROM因为通过加高压或紫外线的方式使三极管或MOS管内部的载流子密度发生变化，实现所谓的可编程，不稳定。

FPGA却不一样，它使用LCA（LogicCellArray），内部包括可配置逻辑模块CLB（ConfigurableLogicBlock）、而且还有输出输入模块IOB（InputOutputBlock）和内部连线（Interconnect）。

FPGA的可编程性，是由于改变了IOB和CLB的触发状态实现的，可以多次重复编程。

2.3.1FPGA的优点

①面向市场时间比较短；②可多次编程性；

FPGA的一个最大优点就是它面向市场时间比较短。

用ASIC设计，就算获得了一个最终设计方案，我们也不得不花费几个月甚至更多时间来生产能够实际芯片。

但是倘若使用FPGA，我们只要对于一个系统的获得了肯定的设计，最终芯片就可配置可编程逻辑单元和互连单元，在很短的时间生产出来。

所以用户不需要第三方供应商提供的任何帮助，就可独立完成FPGA的制作。

此种“非定制”的设计方法将会使产品比用ASIC方法制作更多的周期进入市场。

但是，这个优点让FPGA设计软件承担了很大的压力。

为了使产品周期时间更快速，FPGA设计软件必须满足能快速地将硬件描述语言描述（HDL）编辑成配置比特流的要求。

当前市场上，绝大部分FPGA都可以提供可再编程性。

关于生命周期成本，虽然可再编性很重要，但伴随着产业动态的不断变化，新产品会在瞬间就会达到超过需求，造成周期变得更短。

由于没有确定的工业执行标准，有时可能就会需要多次才有可能通过一个十分简单地产品。

但即使如此，设计从业人员运用可再编程的性质，在重新配置FPGA的情况下，就可以达到以最小的成本来修改现存的设计甚至可能还会创造出一个崭新的产品。

2.3.2FPGA的缺点

①低逻辑密度；②低电路速度

逻辑密度是指能够在面积很小的硅片上达到的数目。

众多逻辑设计者实现任意的逻辑功能及线网模式在可编程单元提供的灵活性的特定条件。

但与此同时，这些可编程电路单元将会比ASIC定制的电路单元占据更大的空间，尤其是在一个固定FPGA面积中留下较少的空间来实现有用的电路逻辑。

现今的FPGA结构研究显示：

在一块相当简单的FPGA中，逻辑面积仅使用了可编程互连面积的10％。

这一有限的逻辑容量并不能够满足我们需要的完全的逻辑特定功能，也就造成了要有更高逻辑容量的FPGA芯片。

此外，多重FPGA实现一个系统是相当多的。

举一个例子，对于一个FPGA，假若我们在编程运用过程中我们控制逻辑单元和布线资源的边际成本能够达到0（当然，这不可能实现），若设计与硬模不搭配，成本就会急速增加。

所以说，逻辑容量的有限资源在明显增长的成本中成为一个十分重要的不可避免的因素。

电路速度是FPGA技术的另一个缺点。

由于FPGA是运用可编程互连点（PIP）及线网段来实现线路的链接。

所以就会伴随产生金属线网段电阻、电容，会使信号的传播产生延迟。

但同时，由于这些可编程互连点的扩大的延迟，同时决定着线网互连延迟（布线延迟），在FPGA中布线延迟将会远远超过逻辑延迟。

这也就造成FPGA设计低效。

2.4FPGA的分类

FPGA因制作工艺可以分为三类：

基于SRAM型、反熔丝型和基于EPPOM型

基于SRAM型：

一个传输晶体管（或传输门）、一个控制它们的SRAM比特，就可以组成互连线，原先存储在RAM单元中的比特会来操控传输晶体管的开关。

这一方式的好处是：

①可运用新的RAM实现电路的重新配置；②可用标CMOS技术达到普遍生产。

由于SRAM位单元比其他方法需要的面积大的多，又由于SRAM具有挥发性，我们就不得不需要借助外部电源来保持数据，同时需要由外部下载数据。

应用在现实生活中，一般会搭配一个ROM将程序专门永久保存，在每次系统启动时，花费时间将程序从FPGA的SRAM中，会程序的造成一定的泄密影响。

反熔丝型：

反熔丝是一次可编程单元，具有通孔（或接触孔）大小。

在编程之前，反熔丝具有高阻抗，这时相当于“未连接”状态。

在编程之后，反熔丝熔断并会在终端之间建立一个低阻抗的连线。

此技术的优点是：

①所需面积相对于开关晶体管要小的多；②它会产生了相当低的R-C线路延迟，此为由于熔丝上的电阻及电容相对较低。

主要缺点是只可以进行一次编程，也就是只要FPGA配置达成一个设计，就将不能够将FPGA重新用于其他设计。

基于EPROM/EEPROM型：

与EPROM存储器中所采用的方法是一样的。

EPROM单元通过浮栅电荷注入来发挥作用。

EPPOM由浮栅和选择栅构成。

在非编程状态下，运用控制的方式，选择栅使晶体管打开。

但是，倘若晶体管流过大电流编程时，它就会永久关闭。

这一技术的优点是可以再编程而不再需要额外存储配置，而且开关所需面积相对SRAM开关要少的多。

可是，与SRAMFPGA不同的是：

EPROM/EEPROMFPGA是非在线可再编程。

2.5本章小结

本章对FPGA的历史和现状进行了说明，同时阐释了FPGA在结构上的特点，列举说明很多优点的同时所伴随的不可避免的缺点，最后讲述了FPGA划分为三个类别。

3Altera可编程逻辑器件

3.1Altera产品概述

Altera从90年代以来发展迅猛，成为世界上可编程逻辑器件最大供应商之一，主要供应产品有属于FPGA的FLEX6K/8K/10K、APEX20K、APEX、Excalibur、ACEX1K、Mercury和Stratix系列，属于EPLD的MAX3000/5000/7000/9000和Classic系列。

有的资料将Altera产品都归类为CPLD，它的总部在硅谷。

MAX+PLUSⅡ作为Altera的一种开发工具，被大众推举为最优秀的PLD开发平台之一，可开发除APEX20K、APEXⅡ、Mercury、Stratix和Excalibur系列以外的该公司所有EPLS/FPGA器件。

APEX20K、APEXⅡ、Mercury、Excalibur和Stratix系列器件由Altera的Quartus开发软件支持。

3.2FLEX10K系列

3.2.1FLEX10K系列概述

FLEX10K使用CMOSSARM工艺，结合快速通道互连与独特的嵌入式阵列结构和众多可编程器件的优点，达成普通门阵列的宏功能。

因本身伴随的密度相对较高、成本和功率相对较低的特点，被众人评为AlteraPLS中最好的器件应用系列。

现如今集成度已达到25万门，设计人员可以轻松地开发集强大功能于一身的芯片。

截至目前，它已推出FLEX10K、FLEX10KA、KFLEX10KV、FLEX10KE等分支系列。

FLEX10K是门阵列市场中成长最快的器件。

相对于标准门阵列，嵌入式门由于采用在硅片中嵌入逻辑块，这种方式可以达到减少死区的目的，从而达到提高速度。

但设计从业者的选择往往会受到局限，因为嵌入式宏功能模块一般是不可改变的。

而另一边，FLEX10K却具有可再编程性，可以反复修改设计。

3.2.2FLEX10K系列器件性能

FLEX10K系列器件拥有突出的性能特点：

（1）FLEX10K是第一种PLD器件系列，可为我们提供集成单芯片系统SOPC。

（2）高密度：

本身内部就有40960位RAM，1万至2万可用门且所有门均可在不减少能力条件下供使用。

（3）封装方式多样：

用户可以随意选择84～500引脚的各种封装且同一种封装中的各种FLEX10K系列器件的引脚均不存在不兼容现象。

（4）系统特点：

支持多电压接口；FLEX10KA允许通入的引脚电压为5.0V，FLEX10KB允许通入的引脚电压是3.3V和5.0V；内自带边界扫描测试电路；遵守PCI总线规定；功耗相当低；采用先进的工艺制造，器件可在2.5V、3.3V、5.0V等不同电源电压下均可工作。

本课题探究FLEX10K10芯片，其整体是由5.0V电源供电，我们使用USB口来作为电源系统，不再需要开关电源来供电。

3.3QuartusII软件部分

3.3.1QuartusII软件功能说明

Altera的QuartusII软件提供了完整的设计条件，是片上可编程系统（SOPC）设计必需的综合性环境。

QuarttusII不仅支持VHDL、Verilog、AHDL语言，原理图的设计，且支持多种语言嵌套使用。

能直接调用这些工具。

而且，QuartusII具备仿真的功能，支持第三方的仿真工具。

QuartusII具有成模块化的编译器，有适配器（Fitter）、时序分析器（TimingAnalyzer）、分析/综合器（Analysis&Synthesis）、装配器（Assembler）、EDA网表文件生成器（EDANetlistWriter）、设计辅助模块（DesignAssistant）、编辑数据接口（CompilerDatabaseInterface）等。

QuartusII还包括许多LPM（LibraryofParameterizedModules）模块，在SOPC设计中可以进行大量的使用。

Altera的宏功能和LPM函数均针对Altera结构做了一些相对优化的设计。

在某些条件下，一些模块必须应用LPM才能构建，如一些片上存储器、LVDS驱动器、DSP模块、PLL等等。

这些模块可利用MegaWizardPlug-InManager（Tools菜单）来进行设计。

本课题探究的是FLEX10K系列的下载软件，通过对QUARTUSⅡ软件的运用，与Mux+plusII相比，QuartusII功能更为广大，界面更加人性化，并且支持SOPC系统的设计。

3.3.2QuartusII软件使用设置

（1）打开QuartusII软件。

（2）选择路径。

选择File/NewProjectWizard，指定运行目录,指定工程以及顶层设计的名称。

（3）添加设计文件。

将设计文件加入工程，单击“Next”，如果有已建好的VHDL或原理图等文件允许Filename中选路径后添加，也可以选择选择AddAll添加所有可以进行添加的设计文件。

（4）选择FPGA器件。

Family选Cyclone，Availabledevice选EP1C12Q240C8,Packge选AnyQFP，PinCount选240，Speedgrade选8；点击“Next”。

（5）结束设置。

点击“Next”，弹出“工程设置统计”窗口，这里列出了工程的设置情况。

最后单击“Finish”，结束工程设置。

（6）建立原理图文件。

若在建立工程时未添加设计文件，此时可新建再添加，也可通过选择Project/Add/RemoveFilesInProject来添加外部文件。

（7）添加文件到工程中。

选择与工程相同的文件名。

单击“保存”，文件即被添加进工程当中。

（8）原理图创建完毕。

此时，在原理图上就进行有效地设计了。

（9）添加器件。

按照电路图添加器件并连线。

（10）编译。

选择Processing/Start/StartAnalysis&Synthesis来进行综合编译。

（11）添加管脚信息。

只有当综合完结，网表信息才会自动生成。

选Assignments/AssignmentEdito，在Edit之中选择NodeFider，而在NodeFider中选List来进行显示节点信息，最后进行全部选中操作，就可以进行后续操作了。

（12）为每个节点分配引脚。

（13）全局编译。

（14）下载。

下载可以选JTAG方式与AS方式。

选择Tool，用JTAG的下载方式，然后单击AddFile，添加.sof文件并选中Program/Configure,确认“Start”之后开始进行下载。

第一次下载时，先点击“HardwareSetup...”，打开HardwareSetup对话框，后点击AddHardware，选ByteBlasterII后单击“SelectHardware”，选形式为ByteBlasterII。

安装完成后进行一系列的设置之后设计人员即可正常的使用了（图3-1）。

图3-1QuartusII打开的界面

3.3.3FLEX10K系列器件下载设计

FLEX10K系列芯片的写方法有多种：

常见的有JTAG模式、PS模式和AS模式等。

先介绍本课题中所要使用到的JTAG模式（图3-2）。

（1）上拉电阻要连接在同下载线的同一个电源上

（2）FLEX10K器件TQFP封装144引脚的情况下没有TRST管脚。

所以在配置该芯片时需要把TRST管脚忽略掉。

3-2JTAG模式下载电路

（3）VIO对于MasterBlaster输出器件是一个基准电压。

（4）管脚nCONFIG,MSELO,MSEL1连接到支持非JTAG配置模式下，若电路中仅有JTAG配置模式被使用，那就需将nCONFIG管脚接电源VCC,管脚MSELO和MSEL1连到GND。

（5）为APEX20KE和APEX20KC芯片进行下载配置需要把上拉电阻换成10KΩ。

其次介绍对于PROM的烧录方法（图3-3）。

不同的PROM有不通的录入方法。

譬如：

可以用专业的编程器进行读入，也可以用JTAG模式录入，甚至可以用AS模式来进行存入。

PROM的烧写需参考各个PROM的类型。

本课题运用的是FLEX10K系列的FLEX10K10芯片，所以在AS模式烧录时用的PROM型号是EPC2LC20N。

图3-3AS模式烧录PROM电路

3.4本章小结

本章主要阐述的是FLEX10K系列器件，对FLEX10K分析介绍器件的性能，叙述芯片供电的方案，接下来较为详尽地介绍了QuartusII软件，相比Mux+plusII软件而言QuartusII软件支持全部的Altera器件，且支持SOPC系统的设计，最后阐明FLEX10K系列芯片的下载模式，本课题中所运用的下载模式是JTAG模式下载。

4硬件电路设计

在FPGA最小系统板的设计进程中，首先运用AltiumDesigner6.0软件设计电路原理图，之后再将原理图传输到PCB板中的情况下，由网络表（简单介绍来历功能）、设计所需要遵守的规则和原理图的导引下进行布局以及布线操作。

根据设计规则检查，运用工具查错，将做好的PCB文件送去制做电路板，最后在制成的电路板上焊接芯片及各种阻容元器件。

4.1AltiumDesigner6.0主要特点

在2006年，AltiumDesigner6.0（图4.1）集成了更多工具于一体，使用方便，功能也更加强大，特别在PCB设计这一块性能上大大地得到提高。

图4-1AltiumDesigner6.0软件界面

4.2扩展电路原理图设计

4.2.1复位和晶振电路原理图设计

对于一个可编程芯片，在上电的瞬间往往都会需要短暂的时间来进行对内部参数的初始化，其间芯片不会立即进入工作状态。

习惯称上这种情况为复位，完成这个功能的电路也就被称之为复位电路。

本次FPGA芯片运用的是低电平复位，同时也会对上电复位和手动复位进行支持操作，在按下RESET之后会会产生低电平（图4-2）。

晶振，作为为电路提供频率基准的元器件，通常会被分为有源晶振和无源晶振两大类。

无源晶振芯片内部，有振荡器的存在，且晶振的信号电压由起振电路而定，可以使用不同的电压，但通常由于信号质量和精度较差，所以需要精确匹配外围电路（电感、电容、电阻等）。

有源晶振不同于无源晶振，在芯片内部不需要振荡器的存在，但即使这样，也可以提供高精度的频率基准，信号的质量也比无源晶振要优处多多。

本次FPGA芯片的时钟输入所使用的是50MHZ的有源贴片晶振（图4-3）。

图4-2复位电路原理图

图4-3晶振电路原理图

4.2.2蜂鸣器电路原理图设计

电路虽然很简单，但需要阐明的是，开发板上采用的是高品质的蜂鸣器，需要使