SMT设计上的重点1.docx
《SMT设计上的重点1.docx》由会员分享,可在线阅读,更多相关《SMT设计上的重点1.docx(27页珍藏版)》请在冰点文库上搜索。
SMT设计上的重点1
∙SMT设计上的重点(转)
日期:
2010.01.28|分类:
设计规范|标签:
pcb,设计规范
写在前面:
这两天比较忙,在忙着搬家,所以就发几篇“转”的文章,所谓“转”的文章其实是平时搜集整理的一些网上公开的资料,旨在与本行业内的朋友分享知识,所以我觉得转来也没有什么问题,可能详细的来源也找不到了,因为经历了很久,如果作者看到了,那么请联系我,我会注明的!
--[endif]-->
--[if!
ppt]-->
--[endif]-->
(一)SMT工艺PCB布局设计注意点参考建议
--[endif]-->
--[if!
ppt]-->
--[endif]-->
注意点—1:
基板上必备的设计内容
1.基板上必须具备有MARK点,通常采用方形或圆形设计。
直径/边长在0.8mm-1.2mm使用较多。
2.MARK点通常设计为对角线。
3.MARK点与基板上任何元件都应距离板边3mm以上建议5mm,因为设备轨道两侧必须各留出3mm进行基板的固定。
4.基板加工精度
・基板MARK基板原点
的加工精度:
±0.05m
注意点—2:
注意点—3:
基板布局通孔的设计——避免在焊盘上开通孔
注意点—4:
焊盘尺寸的设计
通常胶水工艺元件从1608-3216(公制)
1)避免出现焊盘大小不一的现象
2)焊盘尺寸的设计一定要与元件的尺寸相匹配坚决避免出现1608的元件使用2125或3216的焊盘的现象
例:
一一对应
注意点—5
基板的镀层考虑当前使用的有铅类的镀sn-pb较多,无铅类的采用OSP和镀纯sn,最好与基板供应商进行沟通。
--[endif]-->
--[if!
ppt]-->
--[endif]-->
(二)SMT基板可制造性设计基础介绍
DFM设计(PCB)一般原则
oPCB外形和尺寸应与结构设计一致,器件选型应满足结构件的限高要求,元器件布局不应导致装配干涉;
oPCB外形以及定位孔、安装孔等的设计应考虑PCB制造的加工误差以及结构件的加工误差
oPCB布局选用的组装流程应使生产效率最高;
设计者应考虑板形设计是否最大限度地减少组装流程的问题,即多层板或双面板的设计能否用单面板代替?
PCB每一面是否能用一种组装流程完成?
能否最大限度地不用手工焊?
使用的插装元件能否用贴片元件代替?
o选用元件的封装应与实物统一,焊盘间距、大小满足设计要求;
o元器件均匀分布﹐特别要把大功率的器件分散开﹐避免电路工作时PCB上局部过热产生应力﹐影响焊点的可靠性;
o考虑大功率器件的散热设计;
o在设计许可的条件下,元器件的布局尽可能做到同类元器件按相同的方向排列,相同功能的模块集中在一起布置;相同封装的元器件等距离放置,以便元件贴装、焊接和检测;
o丝印清晰可辨,极性、方向指示明确,且不被组装好后的器件遮挡住。
--[endif]-->
--[if!
ppt]-->
--[endif]-->
元件分布
o均匀,方向尽量统一;
o采用回流焊工艺时,元器件的长轴应与工艺边方向(即板传送方向)垂直﹐这样可以防止在焊接过程中出现元器件在板上漂移或采用波峰焊工艺时,无源元件的长轴应垂直于工艺边方向,这样可以防止PCB受热产生变形时导致元件破裂,尤其片式陶瓷电容的抗拉能力比较差;
o双面贴装的元器件﹐两面上体积较大的器件要错开安裝位置﹐否則在焊接过程中会因为局部热容量增大而影响焊接效果;
o小、低元件不要埋在大、高元件群中,影响检、修;
o0603以下、SOJ、PLCC、BGA、0.6mmPitch以下的SOP、本体托起高度(Standoff)>0.15mm的器件不能放在波峰面;QFP器件在波峰面要成45°布局;
o安装在波峰焊接面上的SMT大器件(含SOT23器件)﹐其长轴要和焊锡波峰流动的方向(即工艺边方向)平行﹐这样可以减少引脚间的焊锡桥接;
o波峰焊接面上的大、小SMT元器件不能排成一条直线,要错开位置,较小的元件不应排在较大的元件之后,这样可以防止焊接时因焊料波峰的“阴影”效应造成的虛焊和漏焊;
o较轻的THT器件如二级管和1/4W电阻等,布局时应使其轴线和波峰焊方向垂直,以防止过波峰焊时因一端先焊接凝固而使器件产生浮高现象;
oSMD元件间隔应满足设计标准,THT元件间隔应利于操作和替换;
o经常插拔器件或板边连接器周围3mm范围内尽量不布置SMD,以防止连接器插拔时产生的应力损坏器件;
o为了保证可维修性,BGA器件周围需留有3mm禁布区,最佳为5mm禁布区。
一般情况下BGA不允许放置在背面;当背面有BGA器件时,不能在正面BGA5mm禁布区的投影范围内布器件;
o可调器件周围留有足够的空间供调试和维修;应根据系统或模块的PCBA安装布局以及可调器件的调测方式来综合考虑可调器件的排布方向、调测空间。
--[endif]-->
--[if!
ppt]-->
--[endif]-->
焊盘设计
oSMT焊盘设计遵循相关标准,如IPC782标准;
o波峰面上的SMT元器件,其较大元件的焊盘(如三极管﹑插座等)要适当加大,如SOT23之焊盘可加長0.8-1mm,这样可以避免因元件的“阴影效应”而产生的空焊;
o焊盘大小要根据元器件的尺寸确定,焊盘的宽度等于或略大于元器件引脚的宽度,焊接效果最好;
o对于通孔来说,为了保证焊接效果最佳,引脚与孔径的缝隙应在0.25mm~0.70mm之间。
较大的孔径对插装有利,而想要得到好的毛细效果则要求有较小的孔径,因此需要在这两者之间取得一个平衡;
o
o在两个互相连接的SMD元件之间﹐要避免采用单个的大焊盘﹐因为大焊盘上的焊锡将把两元器件拉向中间﹐正确的做法是把两元器件的焊盘分开﹐在两个焊盘中间用较细的导线连接﹐如果要求导线通过较大的电流可并联几根导线﹐导线上覆盖绿油;
oSMT元件的焊盘上或其附近不能有通孔,否則在回流焊过程中,焊盘上的焊锡熔化后会沿着通孔流走,会产生虚焊﹐少錫﹐还可能流到板的另一面造成短路;
o轴向器件和跳线的引脚间距(即焊盘间距)的种类应尽量减少,以减少器件成型的调整次数,提高插件效率;
o需波峰焊的贴片IC各脚焊盘之间要加阻焊漆,在最后一脚要设计偷锡焊盘;
o未做特别要求时,元件孔形状、焊盘与元件脚形状必须匹配,并保证焊盘相对于孔中心的对称性(方形元件脚配方形元件孔、方形焊盘;圆形元件脚配圆形元件孔、圆形焊盘),以保证焊点吃锡饱满;
o需要过锡炉后才焊的元件,焊盘要开走锡位,方向与过锡方向相反,宽度视孔的大小为0.5~1.0mm,以防止过波峰后堵孔;
o增大铜皮,增大边引脚的引力,便于回流焊自对中;
o插件元件每排引脚较多时,以焊盘排列方向平行于进板方向布置器件时,当相邻焊盘边缘间距为0.6mm~1.0mm时,推荐采用椭圆形焊盘或加偷锡焊盘,受PCBLAYOUT限制无法设置窃锡焊盘时,应将DIP后方与焊盘邻近或相连的线路绿漆开放为裸铜,作为窃锡焊盘用;
o
o为防止过波峰时焊锡从通孔上溢到上板,导致零件对地短路或零件脚之间短路,设计多层板时要注意,金属外壳的元件,插件时外壳与印制板接触的,顶层的焊盘不可开,一定要用绿油或丝印油盖住(例如两脚的晶振、3只脚的LED)
--[endif]-->
--[if!
ppt]-->
--[endif]-->
走线要求
o板面布线应疏密得当,当疏密差别太大时应以网状铜箔填充;
o为了保证PCB加工时不出现露铜的缺陷,要求所有的走线及铜箔距离板边:
V-CUT边大于0.75mm,铣槽边大于0.3mm(铜箔离板边的距离还应满足安装要求);
o考虑到PCB加工时钻孔的误差,所有走线距非安装孔都有最小距离要求。
o1)孔径<80mil(2mm),走线距孔边缘>8mil;
o2)80mil(2mm)<孔径<120mil(3mm),
o走线距孔边缘>12mil;
o3)孔径>120mil(3mm),走线距孔边缘>16mil
o金属外壳器件下不可有过孔和表层走线;
o满足各类螺丝孔的禁布区要求;
o所有的走线拐弯处不允许有直角转折点;
oSMT焊盘引出的走线,尽量垂直引出,避免斜向拉线;
o当从引脚宽度比走线细的SMT焊盘引线时,走线不能从焊盘上覆盖,应从焊盘末端引线;
o当密间距的SMT焊盘引线需要互连时,应在焊盘外部进行连接,不允许在焊盘中间直接连接;
--[endif]-->
--[if!
ppt]-->
--[endif]-->
PCB尺寸及外形要求
o圆角:
为方便单板加工,不拼板的单板板角应为R型倒角,对于有工艺边和拼板的单板,工艺边应为R型倒角,一般圆角直径为Φ5,小板可适当调整。
有特殊要求按结构图表示方法明确标出R大小,以便厂家加工;
o工艺边:
板边5mm范围内有较多元器件影响PCB加工时,可以采用加辅助边(工艺边)的方法,工艺边一般加在长边;
oMark点:
基准点用于锡膏印刷和元件贴片时的光学定位。
根据基准点在PCB板上的用途,可以分为全局基准点、单元板基准点、个别器件基准点。
--[endif]-->
--[if!
ppt]-->
--[endif]-->
1、有表贴器件的PCB板对角至少有两个不对称基准点;
2、形状:
基准点的优选形状为实心圆;
3、大小:
基准点的优选尺寸为直径40mil±1mil;
4、材料:
基准点的材料为裸铜或覆铜,为了增加基准点和基板之间的对比度,可在基准点下面敷设大的铜箔;
5、为了保证印刷和贴片的识别效果,基准点范围内应无其它走线及丝印;
6、基准点中心距板边大于5mm,并有金属圈保护,基准点中心1.5mm(60mil)直径范围内开阻焊窗;
7、需要拼板的单板,每块单元板上尽量保证有基准点;
8、对于引线间距≤0.5mm的QFP和球间距≤0.8mm的BGA封装的器件,为提高贴片精度,要求在IC两对角设置基准点;
拼板:
当PCB尺寸小于50mm×50mm的PCB应进行拼板;
1、采用拼板的目的:
1)单元板面积太小,无法单独在设备上加工;
2)为了提高生产效率;
2、单元板间的连接方式主要有V-CUT槽和铣槽;
1)常用于单元板和单元板的直接直线连接,为直通型,不能在中间停止或转弯;
2)铣槽常用于单元板间需要留有一定距离或某一部分需要与板分离的情况,一般和V-CUT槽配合使用
--[endif]-->
--[if!
ppt]-->
--[endif]-->
3)采用V-CUT槽拼板时,若拼板后板边元器件能满足生产设备的工艺边要求,可以不加额外的工艺边,若不能满足生产设备的工艺边要求,必须加工艺边;
4)采用铣槽拼板时,必须加辅助边(工艺边),否则单元板之间无法连接。
5)当较小尺寸单元板由于结构安装上的要求需要作圆角或斜角时,拼板方式必须是铣槽加工艺边;
3、拼板方式:
纵横拼板、对拼、正反拼板。
对拼适合两块不规则的电路板,正反拼适合采用双面回流焊工艺的电路板;
丝印要求:
清晰可辨且与BOM清单中一致,极性方向标记易于辨认;
∙ESD静电问题终极解决方案(转)
日期:
2010.04.09|分类:
设计规范|标签:
esd
最近在工作中也碰到了静电不过的问题,本来想就此方面总结一些经验,但是搜索了下,发现有很多地方都转过这一篇文章,而且写得不错,就不再动笔了,转文章主要是针对关注本博客的,又不善于搜索的读者,如果你已经看过这篇文章,那可以忽略此文!
静电是人们非常熟悉的一种自然现象。
静电的许多功能已经应用到军工或民用产品中,如静电除尘、静电喷涂、静电分离、静电复印等。
然而,静电放电ESD(Electro-StaticDischarge)却又成为电子产品和设备的一种危害,造成电子产品和设备的功能紊乱甚至部件损坏。
现代半导体器件的规模越来越大,工作电压越来越低,导致了半导体器件对外界电磁骚扰敏感程度也大大提高。
ESD对于电路引起的干扰、对元器件、CMOS电路及接口电路造成的破坏等问题越来越引起人们的重视。
电子设备的ESD也开始作为电磁兼容性测试的一项重要内容写入国家标准和国际标准。
1.静电成因及其危害
静电是两种介电系数不同的物质磨擦时,正负极性的电荷分别积累在两个特体上而形成。
当两个物体接触时,其中一个趋从于另一个吸引电子,因而二者会形成不同的充电电位。
就人体而言,衣服与皮肤之间的磨擦发生的静电是人体带电的主要因之一。
静电源与其它物体接触时,依据电荷中和的机理存在着电荷流动,传送足够的电量以抵消电压。
在高速电量的传送过程中,将产生潜在的破坏电压、电流以及电磁场,严重时将其中物体击毁,这就是静电放电。
国家标准中定义:
静电放电是具有不同静电电位的特体互相靠近或直接接触引起的电荷转移(GB/T4365-1995),一般用ESD表示。
ESD会导致电子设备严重损坏或操作失常。
静电对器件造成的损坏有显性和隐性两种。
隐性损坏在当时看不出来,但器件变得更脆弱,在过压、高温等条件下极易损坏。
ESD两种主要的破坏机制是:
由ESD电流产生热量导致设备的热失效;由ESD感应出过高电压导致绝缘击穿。
两种破坏可能在一个设备中同时发生,例如,绝缘击穿可能激发大的电流,这又进一步导致热失效。
除容易造成电路损害外,静电放电也极易对电子电路造成干扰。
静电放电对电子电路的干扰有二种方式。
一种是传导干扰,另一种是辐射干扰。
2.数码产品的构造及其ESD问题
现在各类数码产品的功能越来越强大,而电路板却越来越小,集成度越来越高。
并都或多或少的装有部分接口用于人机交互,这样就存在着人体静电放电的ESD问题。
一般数码产品中需要进行ESD防护的部位有:
USB接口、HDMI接口、IEEE1394接口、天线接口、VGA接口、DVI接口、按键电路、SIM卡、耳机及其他各类数据传输接口.
ESD可能会造成产品工作异常、死机,甚至损坏并引发其他的安全问题。
所以在产品上市之前,国内或国外检测部门都要求进行ESD和其它浪涌冲击的测试。
其中接触放电需要达到±8kV,空气放电需要达到±15kV,这就对ESD的设计提出了较高的要求。
3.数码产品中ESD问题解决与防护
3.1产品的结构设计
如果将释放的静电看成是洪水的话,那么主要的解决方法与治水类似,就是“堵”和“疏”。
如果我们设计的产品有一个理想的壳体是密不透风的,静电也就无从而入,当然不会有静电问题了。
但实际的壳体在合盖处常有缝隙,而且许多还有金属的装饰片,所以一定要加以注意。
其一,用“堵”的方法。
尽量增加壳体的厚离,即增加外壳到电路板之间的距离,或者通过一些等效方法增加壳体气隙的距离,这样可以避免或者大大减少ESD的能量强度。
通过结构的改进,可以增大外壳到内部电路之间气隙的距离从而使ESD的能量大大减弱。
根据经验,8kV的ESD在经过4mm的距离后能量一般衰减为零。
其二,用“疏”的方法,可以用EMI油漆喷涂在壳体的内侧。
EMI油漆是导电的,可以看成是一个金属的屏蔽层,这样可以将静电导在壳体上;再将壳体与PCB(PrintedCircuitBoard)的地连接,将静电从地导走。
这样处理的方法除了可以防止静电,还能有效抑制EMI的干扰。
如果有足够的空间,还可以用一个金属屏蔽罩将其中的电路保护起来,金属屏蔽罩再连接PCB的GND。
总之,ESD设计壳体上需要注意很多地方,首先是尽量不让ESD进入壳体内部,最大限度地减弱其进入壳体的能量。
对于进入壳体内部的ESD尽量将其从GND导走,不要让其危害电路的其它部分。
壳体上的金属装饰物使用时一定要小心,因为很可能带来意想不到的结果,需要特别注意。
3.2产品的PCB设计
现在产品的PCB(PrintedCircuitBoard)都是高密度板,通常为4层板。
随着密度的增加,趋势是使用6层板,其设计一直都需要考虑性能与面积的平衡。
一方面,越大的空间可以有更多的空间摆放元器件,同时,走线的线宽和线距越宽,对于EMI、音频、ESD等各方面性能都有好处。
另一方面,数码产品设计的小巧又是趋势与需要。
所以,设计时需要找到平衡点。
就ESD问题而言,设计上需要注意的地方很多,尤其是关于GND布线的设计以及线距,很有讲究。
有些产品中ESD存在很大的问题,一直找不到原因,通过反复研究与实验,发现是PCB设计中的出现的问题。
为此,这里总结了PCB设计中应该注意的要点:
(1)PCB板边(包括通孔Via边界)与其它布线之间的距离应大于0.3mm;
(2)PCB的板边最好全部用GND走线包围;
(3)GND与其它布线之间的距离保持在0.2mm~0.3mm;
(4)Vbat与其它布线之间的距离保持在0.2mm~0.3mm;
(5)重要的线如Reset、Clock等与其它布线之间的距离应大于0.3mm;
(6)大功率的线与其它布线之间的距离保持在0.2mm~0.3mm;
(7)不同层的GND之间应有尽可能多的通孔(VIa)相连;
(8)在最后的铺地时应尽量避免尖角,有尖角应尽量使其平滑。
3.3产品的电路设计
在壳体和PCB的设计中,对ESD问题加以注意之后,ESD还会不可避免地进入到产品的内部电路中,尤其是以下一些端口:
USB接口、HDMI接口、IEEE1394接口、天线接口、VGA接口、DVI接口、按键电路、SIM卡、耳机及其他各类数据传输接口,这些端口很可能将人体的静电引入内部电路中。
所以,需要在这些端口中使用ESD防护器件。
以往主要使用的静电防护器件是压敏电阻和TVS器件,但这些器件普遍的缺点是响应速度太慢,放电电压不够精确,极间电容大,寿命短,电性能会因多次使用而变差。
所以目前行业中普遍使用专业的“静电抑制器”来取代以往的静电防护器件。
“静电抑制器”是专业解决静电问题的产品,其内部构造和工作原理比其他产品更具科学性和专业性。
它由Polymer高分子材料制成,内部菱形分子以规则离散状排列,当静电电压超过该器件的触发电压时,内部分子迅速产生尖端对尖端的放电,将静电在瞬间泄放到地。
它最大特点是反应速度快(0.5ns~1ns)、非常低的极间电容(0.05pf~3pf),很小的漏电流(1μA),非常适合各种接口的防护。
因为静电抑制器具有体积小(0603、0402)、无极性、反应速度快等诸多优点,现在的设计中使用静电抑制器作为防护器件的比例越来越多,在使用时应注意以下几点:
1、将该器件尽量放置在需要保护的端口附近;
2、到GND的连线尽可能短;
3、所接GND的面积尽可能大。
ESD的问题是众多重要问题之一。
在不同的电子设备中有不同的方式来避免对电路的危害。
由于现在的数码产品体积小、密度大,在ESD的防护上有独到的特点。
通过大量的静电测试实验证明,采用本文的设计方法处理,将一个原本±2kV放电就会死机的产品加以保护和改进,在±8kV的静电放电情况下依然可以稳定工作,起到了很好的静电防护效果。
随着电子设备使用的日益广泛,ESD设计是每一个结构设计工程师和电子设计工程师需要重点关心的问题,通过不断总结与学习,ESD问题将不再是一个难题。