Altium Designer布局布线规则.docx
《Altium Designer布局布线规则.docx》由会员分享，可在线阅读，更多相关《Altium Designer布局布线规则.docx（16页珍藏版）》请在冰点文库上搜索。
AltiumDesigner布局布线规则
1、Altium常用快捷键
环境快捷键
F1
访问帮助文档中心
Ctrl+S
保存当前的文档
Ctrl+Tab
切换打开的文档（右手习惯）
Shift+Ctrl+Tab
切换打开的文档（左手习惯）
F4
隐藏/显示所有浮动面板
Shift+F4
平铺打开文档
Ctrl+movingapanel
Preventautomaticdocking
工程快捷键
C,C
编辑当前设计工程
C,D
编辑文档
C,O
工程对话为当前的工程打开选项
Ctrl+Alt+O
访问当前工程打开工程的文件对话框
C,L
关闭属于活动工程的全部文档
C,T,M
访问存储管理面板
C,T,L
为当前工程访问本地历史
C,V
查看工程中的元器件参数
原理图和PCB通用快捷键
Y
放置元件时，上下翻转
X
放置元件时，左右翻转
Esc
退出当前命令
PageDown,Ctrl+鼠标滚轮
以光标为中心缩小画面
PageUp,Ctrl+鼠标滚轮
以光标为中心防大画面
Ctrl+按住鼠标右键左移
以光标为中心缩小画面
Ctrl+按住鼠标右键右移
以光标为中心防大画面
Home
以光标为中心刷新屏幕
Shift+鼠标滚轮
左右移动画面
Ctrl+Z
撤销上一次操作
Ctrl+Y
重复上一次操作
Ctrl+A/S/C/X/V
选择全部/保存/复制/剪切/粘贴
Delete
删除
V+D
显示整个文档
V+F
显示所有对象
X+A
取消所有选中的对象
按住鼠标右键移动
移动画面
Shift+F
选择相同对象
Shift+C
清除当前过滤的对象（消除灰暗）
TAB
编辑正在放置对象的属性
Y
弹出快速查询菜单
F11
打开或关闭Inspector面板
F12
打开或关闭List面板
A
弹出Edit/Align子菜单
O
弹出Options菜单
B
弹出View/Toolbars子菜单
J
弹出Edit/Jump子菜单
M
弹出Edit/Move子菜单
S
弹出Edit/Select子菜单
X
弹出Edit/DeSelect子菜单
Z
弹出View/Zoom子菜单
Ctrl+PageDown
将画面缩小到最小
空格键
放置电线、总线、多边形线时激活开始/结束模式
PCB快捷键
Shift+R
切换三种布线模式
Shift+E
打开或关闭电气网格、取消格点吸附功能
Ctrl+G
弹出捕获网格对话框
G
弹出捕获网格菜单
L
电路板板层和颜色对话框
空格键
布线时改变开始/结束模式
Shift+S
切换打开/关闭单层显示模式
Ctrl+H
选择连接铜线
O+D
显示/隐藏Prefences对话框
+（数字键盘）
切换到下一层
-（数字键盘）
切换到上一层
*（数字键盘）
下一布线层
Ctrl+M或R-M
测量距离
Shift+空格键
顺时针旋转移动的对象
空格键
逆时针旋转移动的对象
Q
米制和英制之间的单位切换
E-J-O（Ctrl+End）
跳转到当前原点
E-J-A（Ctrl+Home）
跳转到绝对原点
N
移动零件时及时隐藏定位线
L
移动零件时及时切换到下层
Backspace
布线时删除上一次布下的铜膜线
2、Altium心得
Altium采用三级文件来管理所有设计文件：
工作区（Workspace）；项目文件（Project）；具体的设计文件。
2.1原理图绘制
2.1.1ERC
ERC电气检查功能分为两部分：
1在线电气检查On-LineDRC，电路图中，元件引脚上出现的红色波浪线，就是On-LineDRC检查的结果；2是批次电气检查功能BatchDRC，掩藏在项目编译之中了。
所以，画完原理图后，只需选择CompilePCBProject***.PriPcb编译电路板项目命令，程序开始编译项目，批次电气检查就在其中，如果原理图有问题，将出现Message面板，记录错误与警告信息。
忽略ERC标号主要用来标识元件中不需要连接的空管脚，从而避免系统在电气检测时给出错误提示。
2.1.2隐藏管脚
创建原理图库模型时，一般情况下，电源管脚类型设置为“Power”，其他管脚为“Passive”。
对于有隐藏管脚的元件，一般情况下，隐藏管脚多为电源（VCC）和地（GND）管脚，如果隐藏管脚默认连接的网络名称与需要连接的网络名称相同，也可以不显示该管脚，反之则需要显示这些隐藏管脚，并手动连接这些管脚到相应的网络。
在Altium中，用户创建的原理图中的元件模型管脚名称和编号与实际管脚名称和编号并不需要一一对应，用户可以在模型对应对话框中修改。
设置原理图封装时的PinMap按钮，可以打开模型对应对话框。
隐藏元件管脚时，所有（Part）组件的同名引脚都要设置为隐藏。
2.1.3文本与别名
在“Text”（文本）文本框下拉选项中被选择的字符串前面都有一个等号，这类符号在ProtelDXP中作为特殊字符处理。
在Altium中，端口是实现远距离电气连接的对象，可以用于多张原理图中，具有相同名称的端口不需要用导线连接，可以直接形成电气连接。
各方块电路图之间通过端口来实现电气连接和数据传输。
原理图库面板中的“Aliases”，可以用来给元件设置别名，这样元件除了元件名称不同外，其他参数完全相同，避免了重复绘制原理图的工作。
2.1.3组件
创建组件用Tools-NewPart按钮。
边缘符号主要用来标识该管脚的信号特征，并不影响元件真正的电气特性。
2.1.4降低导线连接复杂度
在同一张原理图中使用网络标号
在不同原理图中使用端口符号（总线可能需要加网标）
编辑原理图元件库模型的管脚排列，使完成同一功能的管脚位于同一个区域
采用合理的元件布局
2.2PCB工艺设计
一个元件的封装就是这个元件实物在Altium中的再现。
在PCB设计中，布线是完成产品设计的重要步骤，PCB布线有单面布线、双面布线和多层布线。
为了避免输入端与输出端的边线相邻平行而产生反射干扰和两相邻布线层互相平行产生寄生耦合等干扰而影响线路的稳定性，甚至在干扰严重时造成电路板根本无法工作。
2.2.1焊盘（Pad）和过孔（via）
焊盘是主要用来焊接元件或作为测试点的，过孔是用来连接不同层上的导线的，当然过孔也能用来焊接元件。
当元件为直插式，焊盘就和过孔差不多，只是比过孔多了一圈助焊部分；当元件是贴片式，焊盘就只是顶层或底层一小块露出来的焊接部分。
过孔是圆形的，而焊盘形状不一定是圆形。
一般情况下，导线宽度应小于焊盘宽度。
焊盘中心孔要比器件引线直径稍大一些。
焊盘太大易形成虚焊。
焊盘外径D一般不小于（d+1.2）mm，其中d为引线孔径。
对高密度的数字电路，焊盘最小直径可取（d+1.0）mm。
2.2.2覆铜（PolygonPlane）与补泪滴（TearsDrop）
补泪滴，主要是为了加强导线和焊盘之间的物理连接强度，防止机械制板时焊盘与导线之间断开；覆铜主要是为了降低阻抗，保证信号稳定传输，减少电磁辐射干扰，增加PCB的电磁兼容性等作用。
2.2.3PCB可靠性设计——去耦电容
在直流电源回路中，负载变化会引起电源噪声。
例如在数字电路中，当电路从一种状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。
配置去耦电容可以抑制因负载变化而产生的噪声，配置原则为：
✧电源输入端跨接一个10~100uF的电解电容器，如果印制电路板的位置允许，采用100uF以上的电解电容器的抗干扰效果会更好。
✧为每个集成电路芯片配置一个0.01uF的陶瓷电容器。
如遇到印制电路板空间小而装不下时，可每4~10个芯片配置一个1~10uF钽电解电容器，这种器件的高频阻抗特别小，在500kHz~20MHz范围内阻抗小于1Ω，而且漏电流很小（0.5uA以下）。
✧对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片的电源线（Vcc）和地线（GND）间直接接入去耦电容。
✧去耦电容的引线不能过长，特别是高频旁路电容不能带引线。
✧在印制板中有接触器、继电器、按钮等元件时。
操作它们时均会产生较大火花放电，必须RC电路来吸收放电电流。
一般R取1~2K，C取2.2~47UF。
✧CMOS的输入阻抗很高，且易受感应，在使用时对不用端要接地或接正电源。
✧设计时应确定使用高频低频中频三种去耦电容，中频与低频去耦电容可根据器件与PCB功耗决定，可分别选47-1000uF和470-3300uF；高频电容计算为:
C=P/V*V*F。
✧每个集成电路一个去耦电容。
每个电解电容边上都要加一个小的高频旁路电容。
✧用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。
使用管状电时，外壳要接地。
2.2.4PCB抗干扰措施
1考虑PCB尺寸大小
PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；尺寸过小，则散热不好，且邻近线条易受干扰。
应根据具体电路需要确定PCB尺寸。
2确定特殊元件的位置
确定特殊元件的位置是PCB布线工艺的一个重要方面，特殊元件的布局应主要注意以下方面：
✧尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。
易受干扰的元器件不能相互离得太近，输入和输出元件应尽量远离。
✧某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。
带高电压的元器件应尽量布置在调试时手不易触及的地方。
✧重量超过15g的元器件、应当用支架加以固定，然后焊接。
那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。
热敏元件应远离发热元件。
✧对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。
若是机内调节，应放在印制板上便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。
✧应留出印制板定位孔及固定支架所占用的位置。
3布局方式
采用交互式布局和自动布局相结合的布局方式。
布局的方式有两种：
自动布局及交互式布局，在自动布线之前，可以用交互式预先对要求比较严格的线进行布局，完成对特殊元件的布局以后，对全部元件进行布局，主要遵循以下原则：
✧按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。
✧以每个功能电路的核心元件为中心，围绕它来进行布局。
元器件应均匀、整齐、紧凑地排列在PCB上。
尽量减少和缩短各元器件之间的引线和连接。
✧在高频下工作的电路，要考虑元器件之间的分布参数。
一般电路应尽可能使元器件平行排列。
这样，不但美观，而且装焊容易，易于批量生产。
✧位于电路板边缘的元器件，离电路板边缘一般不小于2mm。
电路板的最佳形状为矩形。
长宽比为3:
2或4:
3。
电路板面尺寸大于200×150mm时，应考虑电路板所受的机械强度。
4电源和接地线处理的基本原则
由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，对电源和地的布线采取一些措施降低电源和地线产生的噪声干扰，以保证产品的质量。
方法有如下几种：
✧电源、地线之间加上去耦电容。
单单一个电源层并不能降低噪声，因为，如果不考虑电流分配，所有系统都可以产生噪声并引起问题，这样额外的滤波是需要的。
通常在电源输入的地方放置一个1～10μF的旁路电容，在每一个元器件的电源脚和地线脚之间放置一个0.01～0.1μF的电容。
旁路电容起着滤波器的作用，放置在板上电源和地之间的大电容（10μF）是为了滤除板上产生的低频噪声（如50/60Hz的工频噪声）。
板上工作的元器件产生的噪声通常在100MHz或更高的频率范围内产生谐振，所以放置在每一个元器件的电源脚和地线脚之间的旁路电容一般较小（约0.1μF）。
最好是将电容放在板子的另一面，直接在元件的正下方，如果是表面贴片的电容则更好。
✧尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：
地线>电源线>信号线，通常信号线宽为：
0.2～0.3mm，最细宽度可达0.05～0.07mm，电源线为1.2～2.5mm，用大面积铜层作地线用，在印制板上把没被用上的地方都与地相连接作为地线用。
做成多层板，电源，地线各占用一层。
✧依据数字地与模拟地分开的原则。
若线路板上既有数字逻辑电路和又有模拟线性是中，应使它们尽量分开。
低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。
高频电路宜采用多点串联接地，地线应短而粗，高频元件周围尽量用栅格状大面积地箔，保证接地线构成闭环路。
✧一般将电源和地网络留在最后处理，优先保证重要信号线的优先布线以及信号线的完整性。
5导线设计的基本原则
导线设计不能一概用一种模式，不同的地方以及不同的功能的线应该用不同的方式来布线。
应该注意以下几点：
✧印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。
此外，尽量避免使用大面积铜箔，否则，长时间受热时易发生铜箔膨胀和脱落现象。
必须用大面积铜箔时，最好用栅格状，这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。
✧输入输出端用的导线应尽量避免相邻平行。
最好加线间地线，以免发生反馈藕合。
✧印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。
当铜箔厚度为0.05mm、宽度为1~15mm时。
通过2A的电流，温度不会高于3℃，因此导线宽度为1.5mm可满足要求。
对于集成电路，尤其是数字电路，通常选0.02~0.3mm导线宽度。
当然，只要允许，还是尽可能用宽线。
尤其是电源线和地线。
导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。
对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至5~8mm。
✧时钟信号线最容易产生电磁辐射干扰，走线时应与地线回路相靠近，时钟线垂直于I/0线比平行I/O线干扰小。
✧PCB尽量使用45º折线而不要采用90º折线布线，这样可以减小高频信号对外的发射与耦合。
✧布线尽可能把具有同一输出电流，而方向相反的信号利用平行布局方式来消除相应的磁场干扰。
✧一般采用平行的走线可以减少导线电感，但导线之间的互感和分布电容会增加。
为了抑制PCB线路之间的串扰，在设计布线时应尽量避免长距离的平行走线，尽可能拉开线与线之间的距离，信号线与地线及电源线尽可能不交叉。
在一些对干扰十分敏感的信号线之间设置一根接地的线路，可以有效地抑制串扰。
6高速布线
在高速数字电路中，时钟电路通常是宽带噪声的最大产生源。
在数字电路中，最容易受影响的是复位线、中断线和控制线。
高速布线选择正确的布线路径和终端拓扑结构非常重要。
走线的拓扑结构是指一根网线的布线顺序及布线结构。
通常情形下，PCB走线采用菊花链（DaisyChain）和星形（Star）布线两种基本拓扑结构。
对于菊花链布线，从驱动瑞开始，依次到达各接收端。
如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端，菊花链布线中分支长度尽可能短。
在控制走线的高次谐波干扰方面，菊花链走线效果最好。
星形拓扑结构可以有效地避免时钟信号的不同步问题，但在密度很高的PCB板很难做到。
每条分支上都需要终端电阻，终端电阻的阻值应和连线的特征阻抗相匹配。
’
7模拟电路与数字电路
将数字开关动作和模拟电路隔离，将电路的数字和模拟部分分开。
要尽可能将高频和低频分开，高频元件要靠近电路板的接插件
现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。
因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。
数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。
数字地与模拟地有一点短接，请注意，只有一个连接点。
也有在PCB上不共地的，这由系统设计来决定。
8RF布局概念
在设计RF布局时，有几个总的原则必须优先加以满足:
Ø尽可能地把高功率RF放大器（HPA）和低噪音放大器（LNA）隔离开来，简单地说，就是让高功率RF发射电路远离低功率RF接收电路。
如果你的PCB板上有很多物理空间，那么你可以很容易地做到这一点，但通常元器件很多，PCB空间较小，因而这通常是不可能的。
你可以把他们放在PCB板的两面，或者让它们交替工作，而不是同时工作。
高功率电路有时还可包括RF缓冲器和压控制振荡器（VCO）。
Ø确保PCB板上高功率区至少有一整块地，最好上面没有过孔，当然，铜皮越多越好。
Ø芯片和电源去耦同样也极为重要。
ØRF输出通常需要远离RF输入。
Ø敏感的模拟信号应该尽可能远离高速数字信号和RF信号。
2.2.5PCB布线拓扑结构以其应用场合
常见的拓扑结构及各种互连拓扑的特点和适用场合。
网络连接究竟应该采用哪种拓扑形式，在很大程度上是由电路的要求决定的，然后才是布局、布线的方便性。
（1）点到点拓扑最简单的拓扑结构，单一驱动器、单一接收器。
点到点拓扑这种拓扑是最简单的，布局布线上都很容易实现，易于实现阻抗控制。
普通低速网络是否能采用用点到点拓扑，完全看电路的需求；而高速和超高速的互连，很多情况下必需要求点到点的互连，如高速串行信号的互连，以最小化阻抗不连续带来的影响；精确定时的时钟信号也不允许有分叉存在，因为分叉带来的阻抗不连续会引起附加抖动。
可在驱动端串小阻值电阻或并联一个阻值为Zo的电阻在终端。
（2）紧凑树形拓扑用最短的互连传输线将驱动器和接收器一个一个串起来，从主驱动器开始，首先用传输线连接到与该主驱动器最近的一个缓冲器上，然后在剩下的未连接缓冲器中寻找与己经连接的缓冲器最近的一个缓冲器，并将两者用传输线连接起来，依次类推，直至完成所有的缓冲器连接。
紧凑树形拓扑这种拓扑总的互连线长度是最短的，只适用于低速、不用阻抗控制的信号，比如在没有电源层的情况下，电源的布线就可以采用这种拓扑。
（3）菊花链拓扑用最短的互连传输线把所有的缓冲器连接起来，但是每个缓冲器最多只能通过两段传输线连接到另外的两个缓冲器，从主驱动器开始，然后通过传输线连接到与主驱动器最近的缓冲器上，然后查找与该缓冲器最近的未连接缓冲器，将两者用传输线连接起来，然后再以刚加入连接的缓冲器为基准，再次查找最近的未连接缓冲器进行连接，依此类推，直至完成所有的缓冲器连接，连接完成后，从主驱动器开始，所有的缓冲器连接成链状。
菊花链拓扑一般而言，对于多负载的总线系统常采用菊花链拓扑，并在最远端的负载处进行适当的终结。
菊花链拓扑的优势在于易于进行阻抗控制，端接简单，网络的布线长度短，布线较为方便，只要各个接收器在接收信号时间上的差别在允许的范围内就可以采用菊花链拓扑进行布线（这也说明菊花链拓扑不适用于高速系统），注意要让菊花链的分支线尽量短，一般需要前仿真和后仿真。
菊花链结构中负载相互有一定影响，但总线传输较稳定，常在最后一个终端，根据特性阻抗加上/下拉匹配电阻或并联AC方式匹配，不能用串阻方式解决反射问题。
（4）星形拓扑从主驱动器开始，首先通过传输线完成和其它驱动器的菊花连接，然后所有的接收器都通过传输线连接到最后一个连入驱动器菊花链的那个驱动器上。
如果只有一个驱动器，则这个驱动器位于星形的中央。
星形拓扑星形拓扑也是一种常用的多负载布线拓扑，驱动器位于星形的中央，呈辐射状与多个负载相连，星形拓扑可以有效避免信号在多个负载上的不同步问题，可以让负载上收到的信号完全同步。
星形拓扑的问题在于需要对每个支路分别终端端接，使用器件多，而且驱动器的负载大，必需驱动器有相应的驱动能力才能使用星形拓扑，如果驱动能力不够，需要加缓冲器。
为了降低功耗和缓解驱动器的负载压力，可以采用RC终端端接，但这种端接方式更加复杂，而且只能用于时钟信号。
星形拓扑一般在时钟网络或对信号同步要求高的网络中应用，其共同点就是要求各接收器在同一时刻收到驱动端发来的信号，星形拓扑的布线难度比菊花链拓扑的要大，占用空间也大。
实际的星形拓扑会存在端接传输线分支，驱动器与公共节点间存在传输线分支，这些都会劣化信号，所以在完成星形拓扑一般需要前仿真和后仿真，以保证信号的完整性。
（5）远端簇形（也叫远端星型）与星形很相似，不同之处在于最后一个连入驱动器菊花链的那个驱动器通过一段较长的传输线连接到一个“T”形节点上，然后所有的接收器也都通过传输线连接到这个“T”节点上，所有的接收器都簇笼在一起。
远端簇形拓扑远端簇形拓扑实际上是星形拓扑的一个改进，它将星形拓扑中位于源端的分支节点移动到与接收器最近的远端，即满足了各个接收器上接收信号的同步问题，又解决了阻抗匹配复杂和驱动器负载重的问题，因为远端簇形拓扑只需要在分支节点处终端匹配就可以了。
远端簇形拓扑要求各个接收器到分支点的距离要尽量近，分支线长了会严重影响信号的质量，如果各个接收器芯片在空间上不能摆放在一起，那么就不能采用远端簇形拓扑。
同样，一般需要前仿真和后仿真，以保证信号的完整性。
这种结构可在各负载终端处加电阻并联匹配。
电阻阻值为n.Zo（n为分枝数）。
2.2.6板层定义介绍
1Signallayer（信号层）
信号层主要用于布置电路板上的导线。
Altium提供了32个信号层，包括Toplayer（顶层），Bottomlayer（底层）和30个MidLayer（中间层）。
2Internalplanelayer（内部电源/接地层）
Altium提供了16个内部电源层/接地层。
该类型的层仅用于多层板，主要用于布置电源线和接地线，当然不排除在这些层中布信号线。
我们称双层板，四层板，六层板，一般指信号层和内部电源/接地层的数目。
3Mechanicallayer（机械层）
Altium提供了16个机械层，它一般用于设置电路板的外形尺寸，数据标记，对齐标记，装配说明以及其它的机械信息。
这些信息因设计公司或PCB制造厂家的要求而有所不同。
执行菜单命令Design|MechanicalLayer能为电路板设置更多的机械层。
另外，机械层可以附加在其它层上一起输出显示。
4Soldermasklayer（阻焊层）
Altium提供了TopSolder（顶层）和BottomSolder（底层）两个阻焊层。
在Altium中，电路板文件中的焊盘和过孔数据将自动生成相应的板层，主要用于铺防焊漆。
本板层采用负片输出，所以板层上显示的焊盘和过孔部分代表电路板上不铺阻焊漆的区域，也就是可以进行焊接的部分。
5Pastemasklayer（锡膏防护层，SMD贴片层）
它和阻焊层的作用相似，不同的是在机器焊接时对应的表面粘贴式元件的焊盘。
Altium提供了TopPaste（顶层）和BottomPaste（底层）两个锡膏防护层。
主要针对PCB板上的SMD元件。
如果板全部放置的是Dip（通孔）元件，这一层就不用输出Gerber文件了。
在将SMD元件贴PCB板上以前，必须在每一个SMD焊盘上先涂上锡膏，在涂锡用的钢网就一定需要这个PasteMask文件，才可以加工出来。
PasteMask层的Gerber输出最重要的一点要清楚，即这个层主要针对SMD元件焊
升级会员 