数子钟设计论文Word文件下载.docx

数子钟设计论文Word文件下载.docx

《数子钟设计论文Word文件下载.docx》由会员分享，可在线阅读，更多相关《数子钟设计论文Word文件下载.docx（14页珍藏版）》请在冰点文库上搜索。

制作与调试

3天

5

撰写设计报告书，答辩

合计

10天

课程设计起止日期：

2009年6月28日—7月7日

三、课程设计任务（即要求）：

课程设计题目：

数字钟的设计与制作

（一）设计指标：

1．显示时、分、秒。

采用24小时制。

2．制作、调试出一个具有直流电源、简易信号源及用来计“时”“分”“秒”的数字钟系统。

并按照直流电源、简易信号源、及“秒”、“分”进位和“时”循环进位是否正常给予不同记分。

3.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。

校时时钟源可以手动输入或借用电路中的时钟。

（二）具体要求：

1．设计方案的论证和选择

（1）、方案提出

*查阅资料确定数字钟的电路框图。

*提出两种以上数字钟的电路设计方案。

（2）、方案选择和论证

*分析比较，并学会用Multisim软件进行仿真。

最后根据仿真结果，在认真论证的基础上，选择出可行性较强、性能可靠、成本合理，基本符合此次设计要求的最优方案。

（要求有仿真波形图和仿真电路图）。

*确定设计方案后，用Protel（或Multisim）软件绘出其电原理图。

注意的问题：

（1）应针对关系到电路全局的问题，多动脑筋，多提些不同的方案，深入分析比较，从而找出最优方案。

（2）既考虑方案的可行性，还考虑性能、可靠性等实际问题。

2．制作、调试数字钟实物；

要求焊接、调试出一个具有直流电源、简易信号源及用来计“时”“分”“秒”的数字钟系统。

3．按设计任务书的要求的格式，撰写或打印课程设计报告书。

4．设计总结和答辩。

（三）实验仪器、工具：

1．共阳（共阴）七段数码管/计数器/译码驱动集成电路。

2．导线/电阻/电容/石英晶体/变压器等。

3．示波器、万用表。

四．设计报告要求：

格式要求：

（见附录）

内容要求：

1.画出设计的原理框图，并要求说明该框图的工作过程及每个模块的功能。

2.画出各功能模块的电路图，加以原理说明（如10进制到6进制转换的原理，个位到十位的进位信号选择和变换等）。

3.描述设计制作的数字钟及其运行结果。

说明测试中出现的故障及其排除方法

4.总结：

设计过程中遇到的问题及解决办法；

课程设计中的心得体会；

对课程设计内容、方式、要求等各方面的建议。

5.附录1：

画出总布局接线图（集成块按实际布局位置画，关键的连接单独应画出，计数器到译码器的数据线、译码器到数码管的数据线可以简化画法，但集成块的引脚须按实际位置画，并注明名称。

）（或附上实物照片）

6.附录2：

元器件清单。

五、课程设计参考资料

1.彭介华主编：

《电子技术课程设计指导》，高等教育出版社，2002年出版。

2．郑步生.Multisim2001电路设计及仿真入门与应用.电子工业出版社.2002

3．高吉祥主编．电子技术基础实验与课程设计．北京：

电子工业出版社，2002

4．扬志亮.Protel99SE电路原理图设计技术.西北工业大学出版社.2002

一．指标要求：

1.显示时、分、秒。

.采用24小时制。

2.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。

3.为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。

二．设计计算：

1．总体方案设计：

1．数字钟的构成-------总体方案（框图）

数字钟组成框图

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

在其进位计数的基本功能上，通过设置添加一个校时电路，实现对分、时的校正功能。

同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。

数字钟的结构组成：

1）晶体振荡器电路

2）分频器电路

3）时间计数单元

4）译码驱动及显示单元

5）校时控制电路

2．单元电路设计：

1）时间计数单元

秒个与十位的电路连线图

计数器芯片74161的使能端ENP和ENT接高电平，计数器进入计数状态。

当给计数器的秒个位CLK端施加脉冲信号时，开始计数，输出端Q0～Q3将结果输出给译码器。

当秒个位输出结果是1010时，一方面将Q3,Q1的高电平通过与门后的结果1输送给秒十位的计数器CLK端，实现进位，并驱动秒十位计数器工作。

另一方面Q3,Q1的高电平经过与非门的结果0反馈给秒个位的MR端，使秒个位自动清零。

由此，达到秒个位清零，并同时向十位进位的目的。

同理于秒十位，当其输出端结果为0110时，其Q2,Q1的结果经过与门和与非门实现自动清零及向分个位进位。

此时数码显示器的秒个位的数字从0变化到9，十进制状态；

秒十位在个位的进位下从0变化到5，六进制状态。

同理于分个位与分十位。

时个位与十位的电路连线图

时个位是十进制，而十位是三进制，所以当个位161的输出端结果分别是1010，个位向十位进位，同时十位为0010，个位为0100时，十位的Q1端和个位的Q2端经过与门、非门，结果输给十位的MR而清零，实现24小时的功能。

2）译码驱动及显示单元

译码驱动及显示器

在LT=RBI=1的条件下，及使能输入BI/BRO=1时，锁存器不工作，译码器的输出随

输入码的变化而变化。

而七段数字显示器共阴极，输入高电平有效，发光二极管导通发

亮。

3）校时控制电路单元

校时控制电路（时部分）——图右下部分

该校时控制电路能实现对时部分的校时工作，当按BUTTON时，相当于人为的给计数器脉冲信号。

其中或门的作用较为关键，无论是否有校时，都不影响分对时的进位。

4）石英晶体振荡电路

石英晶体振荡电路

振荡器是数字钟的核心。

振荡器的稳定度及频率的精确的决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。

一般来说，振荡器的频率越高，计数精度越高。

常取晶振的频率为32768HZ，因其内部有15集2分频集成电路，所以输出端正好可得到1HZ的标准脉冲。

5）分频器电路

分频器的功能主要是产生标准秒脉冲信号，其已含于晶振内部，故略。

3.总体电路图

总体电路，

此电路由芯片数码显示器7SEG、译码器74LS48，计数器74161（依次从上而下），两个校正电路（分别能单独地对分和时校时），一个石英晶体振荡电路（产生1HZ信号），4个与非门，7个与门，3个非门，3个或门。

三．安装调试

1）仿真

环境：

Protues软件

学习使用Protues软件，学会从该软件上找到所需的芯片及元器件，由秒向时部分依次进行设计并逐步仿真，从而发现问题能及时解决。

2）调试及制作

将仿真后得到的结果通过实物表现出来，按照原理图进行实物连接，连接过程当中逐步调试，以确保作品存在的问题能及时发现，并得到解决。

四．总结：

1）设计及制作过程中遇到的问题

在仿真过程中，如何实现对分和时进行单独校时出现问题，当按动任何一个BUTTON按钮

时，分和时同时改变，无法单独校正。

制作上，出现虚焊的现象导致数码显示器显示出错或不显示，甚至在进位上不能实现。

解决问题的方法

不能单独校时，是因为两控制电路的按钮并接与同一个电源，而是两者相当于同一高电平，所以当按按钮时会同时变化，则通过电源VCC串加电阻，使两者出于不同的电位，实现单独控制。

当数码器不能工作时，可能是由虚焊而引起，可以通过使用万用表检查是哪部分有问题。

万用表在电阻档，若显示无穷，则是虚焊引起，由此重新焊烙导线可以得以改善。

2）心得体会

在此次的数字钟设计过程中，我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。

尤其在焊接的过程中，对于各芯片的管脚要更为注意，倘若一个管脚接错，将导致其分单元不能工作，甚至整体都不能工作。

对于数字钟是如何工作的原理要搞清楚，了解各部分是几进制状态，否则在其秒，分依次向高位进位时容易出错。

在设计电路中,往往是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的。

还有在焊接时，需要细心加耐心，要有毅力，否则一事无成。

3）对该设计的建议

此次的数字钟设计重在于仿真和接线,虽然能把电路图接出来，并能正常显示，但对于电路本身的原理并不是十分熟悉。

总的来说，通过这次的设计实验更进一步地增强了实验的动手能力。

参考文献：

1.彭介华.电子技术课程设计指导.北京：

高等教育出版社，2004.2

2.康华光电子技术基础－数字部分（第五版）.北京：

高等教育出版社，2006.1

3．

4．

元件清单：

6个数码显示器7SEG

6个译码器74LS247

6个计数器74161

4个与非门

7个与门

3个非门

3个或门

各芯片真值表

74LS48芯片

74161芯片

总体电路图