第3章 数字电路实验Word格式文档下载.docx
《第3章 数字电路实验Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《第3章 数字电路实验Word格式文档下载.docx（19页珍藏版）》请在冰点文库上搜索。
74LS02
二输入或非门
74LS04
反相器（非门）
6
74LS11
三输入与门
5
74LS20
四输入与非门
74LS32
二输入或门
7
74LS125
总线缓冲驱动器（三态）
8
74LS139
2-4线译码器
16
4.实验内容与任务
（1）与非门逻辑功能的测试
测试TTL与非门74LS00（任选1个门）的逻辑功能，将测量值填入表3.1.1中。
所有TTL组件的电源电压均为5V，由实验箱上的“+5V”电源提供。
输入变量A、B的“0”、“1”电平由实验箱的“数据开关”提供（K1~K10），开关拨向上时为高电平1，拨向下时为低电平0。
与非门输出变量Y的“电压值”用万用表直流电压档测量，输出变量Y的“逻辑”采用实验箱上方“电平指示”（发光二极管LED，L1~L8）进行显示，灯亮表示高电平“1”，灯灭表示低电平“0”。
表3.1.1
输入变量
输出变量Y
A
B
电压值
逻辑值
（2）组合逻辑电路的功能测试
按图3.1.1逻辑电路接线（非门采用74LS04，或非门采用74LS02）。
在不同输入信号的组合下，测试输出变量Y1、Y2、Y3的状态，填入表3.1.2中，并分析该电路实现的逻辑功能。
表3.1.2
输入变量
输出变量
Y1
Y2
Y3
（3）交通信号灯故障报警电路的设计
设计要求：
当交通信号灯是故障状态时，故障报警电路发出报警信号。
交通信号灯为三盏：
红灯（R）、黄灯（Y）、和绿灯（G），R、Y、G作为输入信号。
输入“1”表示灯亮；
“0”表示灯暗。
正常工作时电路输出F为“0”；
出现故障时F为“1”。
正常工作情况是：
G亮、R暗、Y暗——通行；
G亮、R暗、Y亮——准备停车；
G暗、R亮、Y暗——停车。
当R、G、Y亮、暗状态是其它组合情况时，为故障状态。
根据要求：
a）列逻辑真值表；
b）写出报警信号的表达式；
c）设计出逻辑电路图。
注意：
逻辑电路设计应尽可能选用DCL-型电子技术实验箱提供的器件。
用实验系统提供的器件连接逻辑电路，并进行测试。
（4）用集成组合逻辑部件构成数据总线
用中规模集成2-4线译码器（74LS139）及4总线缓冲器（三态）（74LS125）将四个外部设备的采样数据分时送入数据总线，数据总线构成的原理电路如图3.1.2所示。
设外部设备的数据有A、B、C、D4路，分别取自实验箱上的“1Hz信号”、“单次脉冲”（由逻辑开关提供）、“高电平1”和“低电平0”（由数据开关提供）。
输入数据与总线输出之间可采用三态缓冲器实现分时控制。
各缓冲器的使能控制端分别由2-4线译码器（74LS139）的输出端进行控制。
将74LS125的四个输出端接在一起模拟数据总线Y，利用一个LED（发光二极管）显示总线Y的状态。
按图3.1.2连接电路，其中输入A1、A0的状态由实验箱下方的“数据开关”提供。
测试电路实现的逻辑功能，将测量结果填入表3.1.3中。
建议：
在译码器74LS139的输出端，分别接四个LED，可直观地显示其逻辑状态。
说明：
三态缓冲器采用74LS125实现，缓冲器的功能为信号驱动和总线隔离。
74LS125中有四个缓冲器，具有各自的使能控制端，低电平有效。
当某一缓冲器被选通时，其输出端状态随输入端状态改变（YA=A），其余未被选通的缓冲器输出为高阻状态。
表3.1.3
输入
译码器输出
数据输入
总线输出Y
A1
A0
1Hz信号
单次脉冲
C
高电平1
D
低电平0
5.实验总结要求
（1）根据实验结果说明三态缓冲器的输出端为何允许直接连在一起作为总线？
（2）如何判断所用的门电路芯片是否已损坏？
附录3.1BDCL电子技术实验箱
1.概述
BDCL电子技术实验箱系统是开设数字电路（含部分模拟电路）实验的装置。
实验箱提供了可供实验使用的直流电源，中小规模集成电路，电阻器，电容器，二极管，稳压管，七段数码管等元器件。
还配有逻辑开关，不同频率的时钟脉冲，正弦波信号源，数据开关，发光二极管电平指示，1kΩ、10kΩ、100kΩ电位器，喇叭，蜂鸣器等等。
2.实验箱的元器件分布
实验箱的外形照片如附图3.1.1所示，实验箱上的元器件分布和集成芯片的型号如附图3.1.2所示。
实验箱上的四个电阻排、电容器、二极管、稳压管等元器件参数如附图3.1.3所示。
直流电源：
+5V、+15V、–15V、–12V~+12V
时钟脉冲：
1Hz、1kHz、1kHz~10kHz、幅值4V
正弦波：
低频100Hz~1kHz
高频1kHz~10kHz
幅值1mV~2.5V
衰减只有从探头输出时信号衰减100倍
数据开关：
10个（可提供0-1电平：
开关拨向上时为高电平1，拨向下时为低电平0）
电平指示：
8路（利用发光二极管（LED）显示逻辑电平的高、低）
逻辑开关（按钮）：
A、
、B、
，按下时A（B）输出从“0”“1”（即产生一个上升沿），抬起时A（B）输出从“1”“0”（即产生一个下降沿），指示灯显示相应的状态；
（
）输出的状态与A（B）的状态相反。
七段数码管：
实验箱左上方有四个共阴极七段数码管，可用来显示0~9的数字或字符。
右边的两个数码管的数字量输入必须经过显示译码器（如74LS248），才能显示数字。
数码管的外引线分布图请参见本书后附录D。
左边的两个数码管带有译码器CD4511（CMOS芯片），可直接输入8421BCD码，其中D为高位，A为低位。
3.接插件的使用及特点
本系统连接线所采用的是锥形接插件，插孔和插销具有自锁作用，插入后再转动一个角度，即可保证接触良好，而无需用力过大。
拆除线路时，也应先将接插线转动一下，再稍用力拔出，建议使用专用工具进行拆线。
4.注意事项
（1）使用前应先检查各个集成元件的功能，发现异常现象时，应判别是属于接触不良还是元件损坏。
（2）进行CMOS电路实验时，如果另加电源，应注意不要使同系统中TTL器件上的电压超过5V，否则会造成TTL集成芯片的损坏。
（3）不论做任何实验，首先应检查器件（集成芯片）所接电源是否正确，然后再通电进行实验。
实验3.2触发器和移位寄存器的应用
（1）掌握常用触发器的逻辑功能及使用方法。
（2）掌握环形移位寄存器及扭环形移位寄存器的组成及设计方法。
（1）根据实验内容（3）、（4）的设计要求，画出移位寄存器的逻辑电路图。
（2）分析图3.2.1所示逻辑电路的功能，画出两个芯片输出端的工作波形图。
（3）画出实验内容
（2）、（4）、（5）所需的实验数据记录表格。
（4）在本实验各电路图中，标出芯片的型号及引脚号码。
3.实验设备及器件
本实验所用芯片列表如下（引脚分布图见附录）：
74LS74
双D触发器
74LS112
双JK触发器
74LS194
多功能双向移位寄存器
74LS161
四位二进制加法计数器
4.实验内容及要求
（1）验证D触发器的逻辑功能
a）将+5V电源接到集成D触发器芯片74LS74的电源引脚上。
b）观察触发器直接置“0”、直接置“1”功能
将实验箱的数据开关与D触发器的
、
端相连。
按表3.2.1的条件进行直接置“0”、直接置“1”的操作，并将输出端Q的新状态填入表3.2.1中。
并观察触发器直接置“0”、置“1”功能是否受脉冲CP的影响。
c）验证D触发器功能，填入表格3.2.2中，并说明其触发方式。
表3.2.2
CP
↑
↓
Qn/Qn+1
注：
D触发器的时钟CP使用实验箱的“逻辑开关”所提供的单次脉冲。
表3.2.1
Qn
Qn+1
Φ
（2）验证JK触发器的逻辑功能
将+5V电源接到集成JK触发器芯片74LS112的电源引脚上。
仿照实验内容
（1）的操作，观察JK触发器直接置“0”、直接置“1”的功能。
改变输入变量J、K的电平，观察在时钟CP的作用下，触发器输出状态Q的变化。
将以上JK触发器逻辑功能的验证数据记录在自拟表格中。
（3）利用四个双稳态触发器设计环形移位寄存器，完成如下功能。
设计环形移位寄存器：
可利用二片双D触发器（74LS74）或两片双JK触发器（74LS112）实现电路设计。
按预先设计好的逻辑电路图接线。
并进行功能测试：
首先将第一位触发器置“1”，其余触发器置“0”。
然后在单次脉冲作用下，完成移位功能。
（4）利用四个双稳态触发器设计扭环形右移移位寄存器，即完成如下功能。
用移位寄存器74LS194设计扭环形移位寄存器，画出接线图。
按预先设计好的逻辑电路图接线。
将初态均置为“0”。
右移位时，信号从Q0依次移至Q3。
（5）按图3.2.1连接由74LS194双向移位寄存器和74LS161二进制加法计数器组成的控制电路。
将电路输出端QDQCQBQA（QD为高位、QA为低位）和Q0Q1Q2Q3的变化规律记录在自拟的状态表中。
（1）说明JK触发器和D触发器的触发方式。
（2）说明如何将触发器的初始状态置“0”或置“1”。
（3）分析图3.2.1电路完成的功能。
实验3.3计数、译码、显示电路
实验3.3.1硬件实验
（1）掌握集成十进制加法计数器的使用和设计方法。
（2）了解七段数码管的工作原理和使用方法。
（3）运用中规模集成组件74LS160组成一个完整的计数、译码、显示电路。
（4）培养综合设计、调试数字电路的能力。
2.预习要求
（1）利用74LS160设计一位十进制、60进制加法计数器的逻辑电路，画出接线图。
（2）按实验内容的要求和给定的器件设计数字式秒表的逻辑电路，画出接线图。
3．实验设备和器件
集成十进制计数器
74LS160
2片
4线-七段译码器/驱动器
74LS248
LED七段数码管（共阴）
LC-0511
4.实验内容及要求
各芯片所需+5V电源由DCL-I电子技术实验箱上的+5V电源提供。
组件74LS160和74LS248的所有管脚均由学生自己连接。
（1）将74LS160连接成8421码十进制加法计数器，用发光二极管观察输出端QD~QA的变化规律，记入状态表3.3.1中。
计数脉冲CP由实验箱上的“逻辑开关”或“1Hz脉冲”提供。
十进制加法计数器74LS160的四个输出端QD~QA中，QD为高位，QA为低位。
（2）用TDS1002数字式双踪示波器观察十进制加法计数器的CP与QA、QA与QB、QB与QC、QC与QD、以及进位QCC的波形，把观察结果描绘下来。
此时，CP可选用实验箱上的“1kHz脉冲”。
（3）连接计数器74LS160、译码器74LS248和七段数码管，组成完整的一位十进制加法计数器的计数、译码、显示电路，观察下列功能：
用“灯测检查”的方法检查译码器和数码管各字段工作是否正常。
观察计数、译码、显示功能。
（4）按预先设计的电路图，连接用七段数码管显示的六十进制计数译码显示电路。
表3.3.1
计数脉冲
输出
QDQCQBQA
进位
QCC
9
10
（5）设计、安装、调试数字式秒表。
A.设计要求如下：
计数器计时60秒后自动复零、且继续循环计时，当十位数为零时要求该位显示熄灭。
秒脉冲可由实验系统的脉冲源提供。
能实现计时、停止计时、保留当前计时时间、清零等功能。
控制器件（开关、按钮、门电路等）可利用电子技术实验箱提供的任何器件。
电路应可靠工作（如：
考虑克服开关、按钮等工作时产生的各种干扰因素）。
B.按预先设计的数字式秒表的电路图连接线路，并完成其功能调试。
电路连接完成后，应按照个位计数器、十位计数器、译码电路、控制电路等几个部分分别调试，以便于查找问题和故障，较快地完成调试，实现电路功能。
描绘出由实验测得的十进制加法计数器的计数脉冲CP、计数器输出QA~QD与进位输出QCC的波形。
实验3.3.2仿真实验
（1）掌握十进制计数器74LS160、译码器、显示器（七段数码管）的使用方法。
（2）学习运用中规模集成电路设计完整的计数、译码显示电路。
（3）培养综合设计能力，训练运用EDA技术，设计、仿真、验证电路功能的能力。
（1）预习有关本次实验所用设备和器件的基本知识。
（2）预习附录中Multisim软件的使用方法。
（3）根据实验内容和要求，提前设计电路并拟定测试的状态表等表格。
3.实验设备及装置
本实验为通过Multisim软件进行计数器电路的设计、仿真和功能验证，所用仪器设备均为虚拟设备。
如需要察看电路的工作波形图，可通过数字逻辑分析仪进行。
表3.3.2元器件清单
元器件名称
所在元器件库（Group/Family）
说明
74LS160D
TTL/74LS
十进制计数器
DCD_HEX
Indicators/HEX_DISPLAY
七段译码显示模块
74LS00D
2输入与非门
74LS08D
2输入与门
VCC
Source/POWER_SOURCES
+5V直流电源
DGND
数字地
PROBE_GREEN
Indicators/PROBE
电平探针（绿色）
SPST
Basic/SWITCH
开关
CLOCK_VOLTAGE
Source/SIGNAL_VOLTAGE
时钟信号源
电阻
可用虚拟电阻
自定阻值
74LS160D是有16根外引线的十进制计数器，其外引线定义如图3.3.1所示。
在表3.3.3中给出了教材上的引脚定义与仿真软件的引脚定义的对比。
表3.3.3
引脚功能
时钟端
清零端
置数控制
控制端
置数输入
计数输出
进位输出
教材
S1
S2
DCBA
QDQCQBQA
仿真软件
CLK
~CLR
~LOAD
ENP
ENT
RCO
七段译码、显示模块DCD_HEX与计数器的连接方法如图3.3.2所示。
（1）利用10进制计数器74LS160D、DCD_HEX七段译码显示模块设计一个完整的数字式秒表。
设计要求如下：
a）数字式秒表计时60秒后自动复位到0，并继续循环计时；
b）有开始计时、停止计时、保留当前计时时间、清零等功能；
c）秒表的工作稳定、可靠。
（2）进行仿真，观察计数器的功能是否正确、是否实现了设计要求b）的控制功能。
（3）观察并记录74LS160的工作波形。
若不能完成两位60进制，可先设计一个6进制计数器，并具有开始计时、停止计时、保留当前计时时间、清零等功能。
5.设计、实验中的注意事项
（1）利用74LS160D的清零功能构成任意进制计数器时，由于清零负脉冲持续时间非常短暂，可利用基本RS触发器或加两级非门的方法（建议在计数器输出端QC和清零与非门的输入端之间接入两级非门），来延长清零负脉冲的持续时间。
（2）还可以利用74LS160的反馈置数功能构成任意进制计数器。
（3）所有逻辑电路的输入端不能悬空，不用的引脚必须接到相应的电平上。
（4）观察74LS160的波形，需要加入逻辑分析仪。
在逻辑分析仪的设置中，时钟要选择外部时钟（External）。
（5）除74LS160D与DCD_HEX这两个器件外，其它器件可使用Multisim元器件库的所有元器件，不受表3.3.2所列元器件的限制。
6.实验总结要求
（1）画出在实验中调试通过的秒表的逻辑电路图。
（2）观察并画出十进制计数器的计数脉冲CLK、计数器输出QDQCQBQA和进位输出RCO的波形。
升级会员 