模拟电路与数字电子技术实验指导书Word文档格式.docx
《模拟电路与数字电子技术实验指导书Word文档格式.docx》由会员分享，可在线阅读，更多相关《模拟电路与数字电子技术实验指导书Word文档格式.docx（28页珍藏版）》请在冰点文库上搜索。
CH1，CH2通道信号交替显示
CHOP：
CH1，CH2通道信号同时显示
ADDCH1，CH2通道信号代数和显示
⑼TIME/DIV：
扫描时间选择开关
⑽SWPVAR：
扫描微调开关
⑾SOURCE：
触发信号源选择
INT：
内触发
LINE：
取电源频率为触发源
EXT：
外触发
3、用示波器测量基本波形练习
⑴测量实验板仪上的直流电压（5V,12V）
基本步骤：
耦合开关置于GND，确定零电平，置开关于DC，调节VOLTS/DIV开关使波形清晰，大小适中，测量垂直格数。
⑵测量实验板仪上的交流电压频率（1000HZ）
耦合开关置于GND，确定零电平，置开关于AC，调节VOLTS/DIV开关及TIME/DIV开关使波形清晰，大小适中，测量水平格数。
4、实验报告上画出直流及交流的波形图及格数。
实验二门电路逻辑功能及测试
一、实验目的
1．熟悉门电路逻辑功能；
2．熟悉数字电路学习机及示波器使用方法。
二、实验仪器及材料
1．双踪示波器
2．数字电路学习机
3．器件
74LS00集成二输入端四与非门2片
74LS20集成四输入端双与非门1片
74LS86集成二输入端四异或门1片
三、预习要求
1．复习门电路工作原理及相应逻辑表达式；
2．熟悉所用集成电路的引线位置及各引线用途；
3．了解双踪示波器使用方法。
四、实验内容
实验前先检查学习机电源是否正常，然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错，线接好后经实验指导教师检查无误后方可通电实验，实验中改动接线须先断开电源，接好后再通电实验。
1．测试门电路逻辑功能
（1）选四输入端双与非门74LS20一只，插入面包板，按图1.1接线，输入端接S1~S4（电平开关输入插口），输出端接电平显示发光二极管（D1~D8任意一个）。
（2）将电平开关按表1.1置位，分别测试输出电压及逻辑状态，将结果填入表中。
表1.1
输入
输出
1
2
3
4
Y
Y电压（V）
H
L
2．异或门逻辑功能测试
（1）选二输入四异或门电路74LS86，按图1.2接线，输入端1、2、4、5接电平开关，输出端A、B、Y接电平显示发光二极管。
（2）将电平开关按表1.2置位，将测得结果填入表中。
表1.2
A
B
LL
HL
HH
LH
3．逻辑电路的逻辑关系
（1）用74LS00按图1.3接线，将输入输出逻辑关系分别填入表1.3中；
表1.3
（2）写出电路的逻辑表达式。
4．利用与非门控制输出
用一片74LS00按图1.4接线，S接任一电平开关，用示波器观察S对输出脉冲的控制作用，加以说明。
五、实验报告
1．按步骤要求测试并填表。
2．回答问题：
（1）怎样判断门电路逻辑功能是否正常？
（2）与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？
什么状态时禁止脉冲通过？
实验三组合逻辑电路分析与设计-半加器及全加器
1．掌握组合逻辑电路的功能测试、分析方法；
2．设计实现半加器、全加器电路并验证其功能。
1．数字电路学习机；
2．示波器；
3．器件：
（1）74LS00二输入端四与非门2片
（2）74LS86二输入端四异或门1片。
1．预习组合逻辑电路的分析、设计方法；
2．预习用与非门和异或门构成的半加器、全加器的工作原理：
（1）半加器：
（2）全加器：
1．组合逻辑电路功能测试、分析
（1）用2片集成与非门74LS00
（1）和
（2）组成图2.1所示逻辑电路；
（2）图中A、B、C接电平开关，Y1，Y2接发光管电平显示；
（3）按表2.1要求，改变A、B、C的状态，填表并写出Y1、Y2的逻辑表达式；
表2.1
输入
输出
C
Y1
Y2
（4）将运算结果与实验结果比较。
2．半加器设计及其逻辑功能验证
（1）用异或门和与非门构造实现半加器的逻辑电路，
所用的74LS00和74LS86芯片的引脚图如下，画出逻辑图；
（2）在学习机上实现半加器，其中Ai、Bi接电平开关，Si、Ci接发光管电平显示；
（3）按表2.2要求改变Ai、Bi状态，填表。
表2.2
输入端
Ai
Bi
输出端
Si
Ci
3．全加器设计及其逻辑功能验证
（1）用异或门和与非门构造实现全加器的逻辑电路，
所用的74LS00和74LS86芯片的引脚图同上，画出逻辑图；
（2）在学习机上实现全加器，其中Ai、Bi、Ci-1接电平开关，Si、Ci接发光管电平显示；
（3）按表2.3要求改变Ai、Bi、Ci-1状态，填表。
表2.3
Ci-1
1．整理实验数据、图、表并对实验结果进行分析讨论；
2．总结组合逻辑电路的分析设计方法。
实验四编码器、译码器
1.掌握编码器、译码器的功能；
2.掌握编码器的设计方法；
3.掌握集成译码器的使用方法。
二、实验仪器及材料
1.数字电路学习机；
2.示波器；
3.器件：
（1）74LS04六倒相器2片
（2）74LS20四输入二与非门2片
（3）74LS139双2－4译码器1片
三、预习要求
1.编码器、译码器的一般的工作原理；
2.译码器功能扩展的一般方法。
四、实验内容
1.8线－3线二进制编码器的设计、测试、分析
（1）结构框图及真值表；
（2）根据真值表写出输入、输出逻辑表达式；
（3）变换逻辑表达式，用非门和与非门实现逻辑电路图；
所用的74LS20和74LS04芯片的引脚图如下：
（4）按照所设计的逻辑图构造电路，验证、分析其8线－3线编码器功能。
2.译码器功能测试、功能扩展
（1）将2—4线集成译码器74LS139按下图接线，按下表设置各个输入电平，填写表中各个输出状态。
使能
选择
G
Y0
Y3
×
（2）将双2－4线译码器扩展成3—8线译码器
1.画出转换电路图；
2.在学习机上接线并验证设计是否正确。
2．总结编码器、译码器的分析设计方法。
实验五数值比较器、数据选择器
1.掌握数据选择器、数据比较器的功能；
2.掌握1位数据比较器的设计方法；
3.掌握集成数据选择器的使用方法。
（1）74LS04六倒相器1片
（2）74LS00二输入四与非门2片
（3）74LS153双4选1集成数据选择器1片
1.数据选择器、数据比较器的一般的工作原理。
2.双4选1集成数据选择器74LS153的功能。
1.1位二进制比较器的设计、测试、分析
（2）根据真值表写出输入、输出逻辑表达式；
（3）变换逻辑表达式，用非门和与非门实现逻辑电路图；
所用的74LS04和74LS00芯片的引脚图如下：
（4）按所设计的逻辑图构造电路，验证、分析1位数值比较逻辑功能。
2.数据选择器的测试及应用
（1）将双4选1集成数据选择器74LS153参照下图接线，测试其功能并填写功能表；
选择端
BA
数据输入端
C0C1C2C3
输出控制
Y
XX
LL
XXXX
LXXX
HXXX
XLXX
XHXX
XXLX
XXHX
XXXL
XXXH
H
L
（2）学习机脉冲信号源中固定连续脉冲4个不同频率的信号接到数据选择器4个数据输入端，改变选择端输入状态，在输出端分别观察4种不同频率脉冲信号。
（3）用双4选1集成数据选择器74LS153实现半加器的逻辑功能，画出逻辑图，在学习机上实现并验证逻辑功能。
分析实验结果，总结数据比较器、数据选择器功能，给出使用体会。
实验六奇偶发生/校验器
设计一个3位奇偶发生/校验器电路。
2器件：
（1）74ls862片
（2）74ls041片
基本奇偶发生/校验器结构及工作原理。
1．用74LS86设计一简单的奇偶发生/检验电路
（1）4位奇偶发生/校验器
1）[发送端]奇偶发生电路
奇校验位FEV产生，偶校验位FOD产生；
2）[接收端]奇偶校验电路
偶校验输出FEV奇校验输出FOD
若FEV、FOD为1，则相应的校验正确
2．一个3位的偶校验数据传送系统
1）连接如图所示实验电路；
2）对实验现象进行说明。
实验七触发器
4．学习R-S、D、JK触发器的逻辑功能及特点；
5．掌握触发器控制端的作用
（1）74LS00二输入四与非门1片
（2）74LS74双D触发器1片
（3）74LS112双J-K触发器1片
1.基本R-S触发器结构及工作原理；
2.集成触发器74LS74、74LS112的功能。
1.基本R-S触发器功能测试
（1）构造如图所示基本R-S触发器；
（2）依照下表顺序在-S、-R端加信号，观察并记录Q、－Q端的状态，将结果填入下表，并说明在各种输入状态下，触发器执行什么功能？
-S
-R
Q
-Q
逻辑功能
（3）当-S、-R都接低电平时，观察Q、-Q端的状态。
当-S、-R同时由低跳为高电平时，注意观察Q、-Q端的状态，重复3~5次观察Q、-Q的状态是否相同，以正确理解“不定”状态的含义。
2.维持－阻塞型D触发器功能测试
双D型正边沿维持－阻塞型触发器74LS74的引脚及逻辑符号如下图所示，试按下面步骤做实验：
（1）分别在-Sd、-Rd端加低电平，观察并记录Q、-Q端的状态。
（2）令-Sd、-Rd端为高电平，D端分别接高、低电平，用点动脉冲作为CP，观察并记录当CP为0、↑、1、↓时Q端状态的变化情况。
（3）当–Sd=-Rd=1、CP=0（或CP=1）时，改变D端信号，观察Q端的状态是否变化？
整理上述实验数据，将结果填入下表中。
-Sd-Rd
CP
D
Qn
Qn+1
01
X
10
11
↓
↑
3.负边沿JK触发器功能测试
双负边沿JK触发器74LS112芯片的逻辑符号如下图所示，通过实验填写下表。
CPJKQn
Qn+1
↓0XX
↓1X0
↓X01
↓X11
1．整理实验内容并填表；
2．总结各类触发器的特点。
实验八时序逻辑电路的应用
1.验证、掌握集成同步二—十六进制计数器74LS161的逻辑功能；
2.掌握用74LS161构成其他进制计数器的方法；
3.构造一个计数器状态译码电路。
（1）74LS161集成同步二—十六进制计数器1片
（2）74LS138集成3－8线二进制译码器1片
1.二进制计数器的一般构造及其工作原理；
2.二进制译码器的工作原理；
3.利用二进制计数器构造不足模计数器的方法。
1.集成同步二——十进制计数器74LS161的测试、及功能验证
74LS161的相关资料如下：
※引脚图及惯用逻辑符号
※功能表
-CR
-LD
CTp
CTT
功能
异步清0
同步预置
二—十六进制计数
保持CO=0
保持
（1）通过测试验证其逻辑功能；
（2）按下图方式利用预置端构造不足模计数器，通过测试求出其各个计数状态及模数；
（3）
按下图方式利用异步清0端构造不足模计数器，通过测试求出其各个计数状态模数；
（4）利用74161实现模9计数器，有效状态为0100~1100。
画出逻辑图并在学习机上构造电路进行验证。
2．利用74161与74138构造一个计数器状态译码电路，画出电路图在学习机上验证，分析此电路的构造特点及可能的作用。
1．画出实验内容要求的电路；
2.总结出用74161构造不足模计数器的一般方法。
实验九时序逻辑电路设计、测试
1.学习用D触发器设计移位计数寄存器的方法；
2.学习四位双向移位寄存器74LS194的逻辑功能。
（1）74LS74集成双D触发器2片
（2）74LS194集成四位双向移位寄存器1片
1.移位寄存器的构造方法及其工作原理；
2.集成触发器74LS74的功能；
3.集成四位双向移位寄存器74LS194的功能。
1.用D触发器构造4位计数器，测试其功能
双D型正边沿维持－阻塞型触发器74LS74的引脚及逻辑符号如图所示，试按下面步骤做实验：
（1）构造如下图所示电路，其中CLR、INPUT端接电平开关，CP接脉冲源，A、B、C、D端接发光二极管。
（2）直接将A、B、C、D置为0000
（3）将A、B、C、D置为1000？
（4）用单脉冲计数，记录各个触发器状态，此计数器模为多少？
（5）如何将此电路改造，使其成为环形、扭环形计数器？
2.四位双向集成移位寄存器74LS194功能测试
74LS194引脚如图所示，其中D0、D1、D2、D3为并行数据输入端，DSR为右移串行输入端，DSL为左移串行输入端，Q0、Q1、Q2、Q3为状态输出端，-CR为异步清零端，M1，M0为工作方式控制变量。
（1）连接电路，验证74LS194的各种功能；
（2）连接电路，构造一种环形计数器，画出逻辑电路图，作出相关说明。
1.画出实验内容要求的电路；
2.总结时序电路的特点。
实验十信号的产生与变换电路
1.熟悉555定时器芯片功能；
2.构造以555定时器为核心的多谐振荡器、单稳态触发器电路，掌握这些电路性能参数的测量、调整方法。
2.示波器；
（1）555定时器芯片1片
（2）电阻、电容、导线等若干
1.555定时器芯片内部的逻辑构造、引脚功能及其工作原理；
2.以555定时器为核心的多谐振荡器、单稳态触发器电路的结构、工作原理。
1.以555定时器为核心的多谐振荡器的构造、测量和调整
（1）构造下图所示多谐振荡器实验电路，其中Ec＝5V、R1=2kΩ（1R6）、R2=3kΩ（1R13）、C=200nF（3C1）；
（2）接通学习机电源，用示波器观察信号
并描绘它们的波形；
（3）测量输出信号
发生翻转时的
值，并与Ec的值进行比较，说明得出的结论；
（4）测量输出信号
的两个暂稳态持续时间TH、TL，测量输出信号
的周期T，并与理论计算值进行比较，计算输出信号
的占空比q。
（5）观察改变R1、R2阻值时占空比q的变化，改变电容C时q的情况又如何？
2.以555定时器为核心的单稳态触发器的构造、观测
（1）构造下图所示单稳态触发器实验电路，其中Ec＝5V、R＝51kΩ（1R3）、C=10uF（3C7）；
（2）接通学习机电源，使用学习机面板上的单脉冲产生单元电路给555的二号引脚加输入信号VI（一个窄负脉冲），用示波器分别观察
和
两组信号；
（3）估计输出信号
的脉冲宽度TW（即暂稳态持续时间），并与理论计算值进行比较。
（4）将R的阻值改为98k（1R3与1R11串联），重复一次上述实验过程，并对两次实验结果进行比较，说明你得到的一些结论。
升级会员 