电子产品设计报告Word下载.docx
《电子产品设计报告Word下载.docx》由会员分享，可在线阅读，更多相关《电子产品设计报告Word下载.docx（22页珍藏版）》请在冰点文库上搜索。
该方法结构简化、便于集成，且频谱纯度高，目前使用比较广泛。
直接数字频率合成器（DirectDigitalFrequencySynthesis简称：
DDS）是一种全数字化的频率合成器，由相位累加器、波形ROM，D/A转换器和低通滤波器构成，DDS技术是一种新的频率合成方法，它具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等优点。
但合成信号频率较低、频谱不纯、输出杂散等。
2.数字频率合成器的设计与制作
2.1锁相环路的基本组成及工作原理
锁相环路早在30年代就已提出，并被用在同步接受机中。
50年代锁相技术被用于提取彩色电视机的色同步信号。
随后，锁相技术又被应用在空间技术中，采用锁相环路作成的窄带跟踪接受机接受微弱的卫星信号，达到了很好的效果。
但由于分离元件的锁相环路过于复杂，且成本过高，受技术条件的限制，不可能在工业和民用电子设备中被广泛地采用。
到了60年代末，由于集成电路技术的发展，锁相环路也实现了集成化、单片化，一般只需外接少量阻容元件便能实现锁相功能，而且调整简单、成本低、性能可靠、使用方便，因此广泛应用于通信、电视、音响、雷达、自动控制、遥控遥测、精密仪器等方面。
1
2
2.1
2.1.1锁相环路的基本组成
锁相环路的基本组成框图如图9.1.1所示。
它由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，其中，PD和LF构成反馈控制器，而VCO就是它的控制对象。
图2.1.1锁相环路的基本组成框图
如图2.1.1所示，若输入信号ui（t）的频率i和VCO振荡信号（即输出信号）uo（t）的频率o不相等（此时称锁相环路处于失锁状态），由于两信号的相位差是频差的积分，故两信号之间必然存在随时间变化的相位差。
鉴相器对两信号的相位进行比较，输出一个与相位差成比例的误差电压ud（t）。
该电压经LF（实际就是低通滤波器LpF）后，取出其中缓慢变化的直流或低频电压分量uc（t）作为控制电压。
显然，uc（t）将随着相位差的变化作相应的变化。
而uc（t）加到VCO的控制输入端，从而控制VCO的振荡频率，使其随uc（t）变化而变化，于是uo（t）与ui（t）的相位差不断减小，最终可能等于某一较小的恒定值，即二者的相位被“锁定”。
容易理解，当相位被锁定后，输入信号频率i与输出信号频率o必然相等。
●鉴相器（PD）
鉴相器系一相位比较装置，用来检测输出信号uo（t）与输入信号ui（t）之间的相位差，并把转化为误差电压ud（t）。
就一般情况而言，uo（t）与ui（t）均有初相角，因此可设输出电压和输入电压分别为
uo（t）=Uomcos[ot+o（t）]
ui（t）=Uomsin[it+i（t）]
式中，i（t）为以it为参考相位的瞬时初相位。
一般可用模拟乘法器来实现鉴相器的功能。
此类鉴相器也称为相乘型鉴相器。
●环路滤波器（LF）
环路滤波器是一个低通滤波器，它对环路的正常工作有重大影响，因此它也是锁相环路中的一个基本环节。
环路滤波器的作用是把鉴相器输出电压中的高频分量及干扰杂波抑制掉，而让鉴相器输出电压中的低频分量或直流分量通过。
图9.1.4所示电路为较常用的滤波器，一般R2<
<
R1，其作用是减少高频信号的衰减，从而提高锁相环路的捕捉和跟踪（频率）范围，但抗高频干扰的性能下降。
此类滤波器也称为比例积分滤波器。
（a）（b）
图9.1.4比例积分滤波器（仿真电路）
（a）无源比例积分滤波器（b）有源比例积分滤波器
●鉴相器PDI和PDII
鉴相器PDI一个数字逻辑异或门，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号为高电平；
反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。
如图2.1.2
图2.1.2CD4046的内部组成框图
由于CMOS门输出电平在0～VDD之间变化。
所以只要用简单的积分电路就可以取出平均电平，因而使锁项环路的捕捉范围加大。
该鉴相器主要应用在调频波的解调电路中。
鉴相器PDII是一个由信号的上升沿控制的数字存储网络。
它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。
它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°
相移。
由于数字比相器仅在ui和uv的上跳边沿起作用，因而该鉴相器能接收任意占空比的输入脉冲，即非常窄的脉冲。
PDII的工作过程可用图4.2.12所示波形图来表示。
14脚ui信号出现上跳变时，13脚也上跳输出高电平，当3脚uv信号出现上跳变时，13脚下跳输出低电平；
ui、uv同时触发时，13脚呈现高阻状态。
因此，PDII可以使uv和ui严格同步，它常被应用在锁相频率合成器中。
采用PDII的锁项环其锁定范围等于捕捉范围，与环路滤波器关系不大。
PDII的直流输出电压Ud应为13脚波形在一周期内的平均值。
图2.1.3CD4046鉴相器PDII的输入与输出波形
●压控振荡器（VCO）
压控振荡器是瞬时角频率受控制电压控制的一种振荡器，实际上是一种电压-频率变换器。
压控振荡器的电路形式很多，图9.1.4所示电路为用变容二极管D1的电容Cj来调节振荡器的频率的电路，这是一种简单的压控振荡器。
图2.1.4压控振荡器的仿真
1.
2.
2.1.
2.1.2.
2.1.2锁相环路的基本特性
捕捉与锁定特性
[仿真2.1.4]锁相环路基本特性的测量
仿真线路：
图2.1.6所示电路，各元器件参数如图中所示。
图2.1.6锁相环路的仿真
2.2锁相环频率合成器的组成与工作原理
频率合成器可以根据实现方法的不同分为三类：
混频滤波式、脉控锁相式和数字锁相式频率合成器。
其中数字锁相式频率合成器是一种用数字方法控制分频比的锁相环路，产生相应的离散频率。
它将先进的数字技术和锁相技术结合起来，赋予锁相环频率合成器以良好的性能，因此，这里将重点介绍这类频率合成器。
●常用集成锁相环路CD4046简介
过去的锁相环大多采用分立元件和模拟电路构成，随着集成电路技术的发展，锁相环路也实现了集成化、单片化，而且性能可靠、使用方便，因此广泛应用于广播通信、电视、音响、雷达、自动控制、遥控遥测、精密仪器等方面。
CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高（约100MΩ），动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。
CD4046是带有RC型VCO的锁相环路，属于低频锁相环路。
采用16脚双列直插式，图4.2.11为CD4046的内部功能框图和构成锁相频率合成器时的外围元件连接图。
从图中可以看出，CD4046主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。
图4芯片内含有一个低功耗、高线性VCO，两个工作方式不同的鉴相器PDI和PDII，A1为PDI和PDII的公用输入基准信号放大器，源跟随器A2与VCO输入端相连是专门作FM解调输出之用的，此外还有一个6V左右的齐纳稳压管。
各引脚功能如下：
1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。
2脚相位比较器Ⅰ的输出端。
3脚比较信号输入端。
4脚压控振荡器输出端。
5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。
6、7脚外接振荡电容。
8、16脚电源的负端和正端。
9脚压控振荡器的控制端。
10脚解调输出端，用于FM解调。
11、12脚外接振荡电阻。
13脚相位比较器Ⅱ的输出端。
14脚信号输入端。
15脚内部独立的齐纳稳压管负极。
图4.2.11CD4046的内部组成框图
2.2.1直接式频率合成器
直接式频率合成器构成如图2.2.1所示。
它仅在图9.1.1所示锁相环的反馈支路中插入一个可编程控制的分频器（N）。
如图所示，高稳定度参考振荡信号经R次分频后，得到频率为fR的参考脉冲信号。
同时压控振荡器输出经N次分频后得到频率为fN的脉冲信号，它们通过鉴相器进行比相。
当环路处于锁定状态时，fR=fN=fo/N，则：
图2.2.1直接式频率合成器组成框图
显然，只要改变分频比N，即可达到改变输出频率fo的目的，从而实现了由fR合成fo的任务。
在该电路中，输出频率点间隔f=fR。
直接式频率合成器的结构较简单，常用CD4046来实现。
2.2
2.2.1
2.2.2吞脉冲式频率合成器
在实际应用中，特别在超高频工作的情况下，为降低N分频器的输入频率，通常在N分频器与压控振荡器之间插入高速前置分频器（÷
P）（采用ECL工艺制造）。
显然此时频率关系为fo=NPfR，频点间隔为PfR。
为了在给定的频段内合成更多的离散频率，需减小上述方案之频率点间隔PfR。
WEICI，为此，在实际通信设备中通常采用双模前置分频器（÷
P/（P+1））和含有吞食计数器的可编程分频器。
其构成框图如图9.3.2所示，一般称它为吞脉冲式PLL频率合成器。
在该方案中，通常N计数（分频）器的级数大于A计数器的级数，即N＞A。
在计数循环开始时，模式控制信号MC=0，前置分频比为P+1，这样A计数器每次比另一前置分频模式（P）多吞食一个脉冲。
由于N、A计数器同时开始计数，A先计满，输出使模式控制逻辑状态变为MC=1，前置分频比变为P，直到N计数器计满，输出将模式控制逻辑重置成MC=0状态。
这样，计数链路的总分频比是：
N=A（P+1）+P（N－A）=PN+A
fo=（PN+A）fN=PNfR+AfR
可见，合成频率点间隔变为fR。
吞脉冲式频率合成器的主要产品有MC145152、MC145156等，除了VCO、LF以及双模前置分频器需外接外，此类集成锁相环路包含其它所有的组成部分，因此实际应用时并不复杂。
图2.2.2吞脉冲式频率合成器组成框图
●基准频率振荡器的工作原理
基准频率振荡器可采用门电路（74LS系列或CD系列）与标称石英晶体构成振荡器。
石英晶体振振器的电路符号、等效电路、电抗曲线如图4.2.14所示。
图4.2.14石英晶体振振器的电路符号、等效电路、电抗曲线
从石英晶体谐振器的电抗特性可以看出，在串、并联谐振频率之间很狭窄的工作频带内，它呈电感性。
因而石英振荡器可以工作于感性区，也可以工作于串联谐振频率上，但不能使用容性区。
根据晶体在振荡电路中的不同作用，振荡电路可分为两类：
一类是石英晶体在电路中作为等效电感元件使用，这类振荡器称为并联型晶体振荡器；
另一类是把石英晶体作为串联谐振元件使用，使它工作于串联谐振频率上，称为串联型晶体振荡器。
图4.2.15串联谐振型晶体振荡器
图4.2.15是工作于串联谐振状态的TTL门电路振荡器，当电路频率为串联谐振频率时，晶体的等效电抗接近零（发生串联谐振），串联谐振频率信号最容易通过N1、N2闭环回路，这个频率信号通过两级反相后形成反馈振荡，晶体同时也担任着选频作用。
也就是说在工作于串联谐振状态的振荡电路，它的频率取决于晶体本身具有的频率参数。
图4.2.16并联谐振型晶体振荡器
图4.2.16是工作于并联谐振状态的CMOS门电路振荡器，晶体等效一个
电感（晶体工作于串联谐振频率与并联谐振频率之间时，晶体呈电感性）与外接的电容构成三点式LC振荡器，通过外接的电容可对频率进行微调。
电阻R接在反相器N3的输入与输出端，其目的是将N3偏置在线性放大区，反相器成为具有很强放大能力的放大电路，一般电阻R的取值为1M～30M。
N3放大器的输出端信号通过晶体、C1、C2构成π型选频反馈网络，返回N3放大器的输入端，形成反馈振荡，由此可见它的振荡频率是由π型谐振电路所决定的（当然，主要还是晶体所决定）。
反馈系数由C1、C2之比决定。
根据晶体外接电容的要求，可选C1=C2=24pF。
晶体XTAL的频率选4.096MHz（该频率点附近的频率稳定度较高）。
即U1与Rf、晶体、C1、C2构成电容三点式振荡电路，产生一个近似正弦波的波形。
为防止负载电路对振荡电路的干扰和提高带载能力，N3输出信号需再通过N4的缓冲、放大整形接到负载，输出变为矩形波。
3
频率合成器的调试
3.1晶体振荡器与4000分频电路调试
1.指标要求：
晶体振荡器和4000分频电路相连应输出1KHz的方波信号。
2.测试仪器：
＋5V直流稳压电源1台
双踪示波器1台
频率计1台
3.测试步骤
1）对照原理图，检查焊接电路是否正确。
图4-1晶体振荡器和4000分频测试电路
2）焊接正确无误后，按照接线图，连接测试仪器
3）打开电源，打开频率计电源，将频率计调至0000.00Hz频率计应显示1000.xxHz。
4）若不正确，用示波器监测晶体振荡器输出有无信号。
分步检查电路。
5）测试正确后，关闭电源。
3.1
3.2消抖动电路和预置分频电路的安装和调试：
分别按动开关置数，按动个位开关1～9下，个位数码管应有显示相应数字，74LS390输出应有相应输出。
同理十位数测试方法相同。
+5V直流稳压电源1台
3.测试步骤：
图4-2消抖动电路和预置分频电路
2）焊接正确无误后，按照接线图，连接测试仪器。
3）打开电源，分别按动K1、K2，数码管应有相应显示。
4）若不正确，分别检查数码管电路、消抖动电路、74LS390计数器电路。
3.3锁相环电路和可变分频电路安装和调试：
1）可变分频器可根据预置频率的不同，将输入信号（cp）N分频。
2）在锁相环的输出端（4脚）可测得所设置方波信号的频率（1k～99k）。
数字万用表1只
4）用示波器和频率计监测锁相环CD4046的4脚应为所设置的频率，且输出1脚应为高电平。
5）
若测试不正确，继续测试CD4510预分频电路的输入信号频率和输出信号
图4-3可变分频电路
频率。
6）测试正确后，关闭电源。
3.2
3.3
3.4频率合成器总体电路调试说明：
1）输出频率范围：
fo=1kHz～99kHz；
2）频率间隔：
f=1kHz；
3）基准频率采用晶体振荡频率，频率稳定度应优于10的-4次方；
4）数字显示频率；
5）频率调节采用计数方式。
数字万用表1台
1）将各部分电路正确连线，检查无误后按接线图连接被测电路。
2）测试接线图：
图4-4总体电路调试接线图
3）按接线图接好连线后,打开电源。
4）按动开关k11～9次，LED数码管个位应有相应显示。
同理按动k2测试。
5）将频率分别设定在4K、55K、99K分别检查LED数码管，并分别用频率计测试锁相环的4脚对地，频率应和数码管显示的相同，且用示波器监测波形，记录输出波形。
6）测试正确后，记录测试数据和输出波形。
关闭电源。
4.结论
通过本次实验，使自己对电子产品设计有了一定的了解，对锁相环的工作原理及其应用有了较深的理解，锁相环应用愈广，锁相环是在无线电发射中使频率较为稳定的一种方法。
第一部分，电路5V的电压，通过示波器测出其有4k的频率。
第二部分焊接完后，会出现乱码和数码管不显示的情况，这就可能是数码管未接电源或者电路短路的情况，需要用万用表检查是否出现电路连错、未接通或短路的现象。
第三部分焊接之前，我们需要用万用表测出电阻的阻值以防之后接错。
最后，在用示波器检测各个数码管上的数字是否与示波器显示的频率一致，若一致，则电路完成。
很重要的一点是，通过实验提高了发现问题，运用理论知识解决实际问题的能力。
通过调试来发现自己的错误并分析及排除这些故障，结合自己在实验过程中碰到的问题，我觉得在调试过程中应该注意以下几点：
A、调试时应该分模块进行调试，这样才能更好的找出问题所在。
B、要学会从检测结果中分析出来问题的所在。
C、在焊接时要注意焊锡量多而引起的短路。
D、在焊接前根据实物图对各个元器件进行合理的布局。
5.参考文献
1.张赪.电子产品设计宝典可靠性原则2000条，机械工业出版社，2016.1
2.杨欣,莱·
诺克斯,王玉凤.电子设计从零开始（第2版）.北京：
清华大学出版社,2010.10
3.尹王军，李玲，龚美霞.电子产品设计.南京：
南京信息职业技术学院，2016.7
4.于宝明.
电子技术基础[M].
大连：
大连理工大学出版社，
2009.
附录1：
数字频率合成器原理图
附录二：
数字频率合成器元器件清单
频率合成器元器件清单
序号
元器件名称
型号或规格
数量
集成电路
74LS390
74HC00
CD4011
4
CD4510
5
CD4511
6
74LS00
7
CD4046
8
显示器
共阴双8字
9
集成电路插座
14Pins
10
16Pins
11
24Pins
12
晶振
4MHz
13
开关
轻触式，不带锁
14
电阻
22M
15
51K
16
5.1K
17
1K
18
100
19
10K
20
电容
0.033uF
21
24pF
22
100pF
23
印制板
综合电路课程设计用
附录三：
实物图
升级会员 