电路--集成电路的基本制造工艺PPT课件下载推荐.ppt
《电路--集成电路的基本制造工艺PPT课件下载推荐.ppt》由会员分享，可在线阅读，更多相关《电路--集成电路的基本制造工艺PPT课件下载推荐.ppt（205页珍藏版）》请在冰点文库上搜索。
将设计在掩膜版（类似于照相底片）上的图形转移到半导体单晶片上2.掺杂：
根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等3.制膜：
制作各种材料的薄膜,12,集成电路工艺,图形转换：
光刻：
接触光刻、接近光刻、投影光刻、电子束光刻刻蚀：
干法刻蚀、湿法刻蚀掺杂：
离子注入退火扩散制膜：
氧化：
干氧氧化、湿氧氧化等CVD：
APCVD、LPCVD、PECVDPVD：
蒸发、溅射,13,三、后部封装（在另外厂房）
（1）背面减薄
（2）划片、掰片（3）粘片（4）压焊：
金丝球焊（5）切筋（6）整形（7）封装（8）沾锡：
保证管脚的电学接触（9）老化（10）成测（11）打字、包装,14,15,设计与工艺制造之间的接口是版图。
什么是版图？
它是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。
版图与所采用的制备工艺紧密相关。
在计算机及其VLSI设计系统上设计完成的集成电路版图还只是一些图像或（和）数据，在将设计结果送到工艺线上实验时，还必须经过一个重要的中间环节：
制版。
所以，在介绍基本的集成电路加工工艺之前，先简要地介绍集成电路加工的掩模（Masks）及其制造。
通常我们看到的器件版图是一组复合图，这个复合图实际上是由若干个分层图形叠合而成，这个过程和印刷技术中的套印技术非常相像。
版图与制版,16,制版的目的就是产生一套分层的版图掩模，为将来进行图形转移，即将设计的版图转移到硅片上去做准备。
制版是通过图形发生器完成图形的缩小和重复。
在设计完成集成电路的版图以后，设计者得到的是一组标准的制版数据，将这组数据传送给图形发生器（一种制版设备），图形发生器（PG-patterngenerator）根据数据，将设计的版图结果分层的转移到掩模版上（掩模版为涂有感光材料的优质玻璃板），这个过程叫初缩。
17,1.2.2图形转换（光刻与刻蚀工艺）光刻是加工集成电路微图形结构的关键工艺技术，通常，光刻次数越多，就意味着工艺越复杂。
另方面，光刻所能加工的线条越细，意味着工艺线水平越高。
光刻工艺是完成在整个硅片上进行开窗的工作。
光刻技术类似于照片的印相技术，所不同的是，相纸上有感光材料，而硅片上的感光材料-光刻胶是通过旋涂技术在工艺中后加工的。
光刻掩模相当于照相底片，一定的波长的光线通过这个“底片”，在光刻胶上形成与掩模版（光罩）图形相反的感光区，然后进行显影、定影、坚膜等步骤，在光刻胶膜上有的区域被溶解掉，有的区域保留下来，形成了版图图形。
18,光刻是集成电路制造过程中最复杂和最关键的工艺之一。
光刻工艺利用光敏的抗蚀涂层（光刻胶）发生光化学反应，结合刻蚀的方法把掩膜版图形复制到圆硅片上，为后序的掺杂、薄膜等工艺做好准备。
在芯片的制造过程中，会多次反复使用光刻工艺。
现在，为了制造电子器件要采用多达24次光刻和多于250次的单独工艺步骤，使得芯片生产时间长达一个月之久。
目前光刻已占到总的制造成本的1/3以上，并且还在继续提高。
19,正胶：
曝光后可溶分辨率高,负胶：
曝光后不可溶分辨率差,20,光刻（Photolithography&
Etching）过程如下：
1打底膜（HMDS-粘附促进剂）2.涂光刻胶3.前烘4对版曝光5显影6.坚膜7刻蚀：
采用干法刻蚀（DryEtching）8去胶：
化学方法及干法去胶
（1）丙酮中，然后用无水乙醇
（2）发烟硝酸（3）等离子体的干法刻蚀技术,21,光刻三要素：
光刻胶、掩膜版和光刻机光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变正胶：
分辨率高，在超大规模集成电路工艺中，一般只采用正胶负胶：
分辨率差，适于加工线宽3m的线条,22,几种常见的光刻方法接触式光刻、接近式曝光、投影式曝光,23,光学曝光的各种曝光方式及其利弊,接触式,非接触式,优点：
设备简单，分辨率较高。
缺点：
掩模版与晶片易损伤，成品率低。
接近式,优点：
掩模版寿命长，成本低。
衍射效应严重，影响分辨率。
投影式,全反射,折射,优点：
无像差，无驻波效应影响。
光学系统复杂，对准困难。
优点：
对片子平整度要求低，可采用较大孔径的透镜以提高分辨率，掩模制造方便。
设备昂贵，曝光效率低。
24,各种光源的比较：
25,各种获得抗蚀剂图形的途径：
电、离子束图形发生器,光学图形发生器,电、离子束曝光系统,掩模图形的产生,光学复制用的掩模,高分辨率用的掩模,直接描画式曝光,用于接触、接近式曝光、投影式曝光，生产周期短，缺陷密度低。
用于深紫外光、极紫外光、X射线、电子束投影、离子束投影等的曝光，适宜于大批量生产。
用于电、离子束扫描曝光，适宜于试验性器件、要求分辨率特别高的器件、少量生产的器件。
CAD,26,图形刻蚀技术（EtchingTechnology）,虽然，光刻和刻蚀是两个不同的加工工艺，但因为这两个工艺只有连续进行，才能完成真正意义上的图形转移。
在工艺线上，这两个工艺是放在同一工序，因此，有时也将这两个工艺步骤统称为光刻。
湿法刻蚀：
利用液态化学试剂或溶液通过化学反应进行刻蚀的方法。
干法刻蚀：
主要指利用低压放电产生的等离子体中的离子或游离基（处于激发态的分子、原子及各种原子基团等）与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的。
27,干法刻蚀是用等离子体进行薄膜刻蚀的技术。
它是硅片表面物理和化学两种过程平衡的结果。
在半导体刻蚀工艺中，存在着两个极端：
离子铣是一种纯物理刻蚀，可以做到各向异性刻蚀，但不能进行选择性刻蚀；
而湿法刻蚀如前面所述则恰恰相反。
人们对这两种极端过程进行折中，得到目前广泛应用的一些干法刻蚀技术。
例如；
反应离子刻蚀（RIE-ReactiveIonEtching）和高密度等离子体刻蚀（HDP）。
这些工艺都具有各向异性刻蚀和选择性刻蚀的特点。
反应离子刻蚀通过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。
具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性好的优点。
目前，RIE已成为VLSI工艺中应用最广泛的主流刻蚀技术。
28,1.2.3掺杂工艺（扩散与离子注入）通过掺杂可以在硅衬底上形成不同类型的半导体区域，构成各种器件结构。
掺杂工艺的基本思想就是通过某种技术措施，将一定浓度的价元素，如硼，或价元素，如磷、砷等掺入半导体衬底。
29,掺杂：
将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成PN结、电阻、欧姆接触磷（P）、砷（As）N型硅硼（B）P型硅掺杂工艺：
扩散、离子注入,30,扩散,替位式扩散：
杂质离子占据硅原子的位：
、族元素一般要在很高的温度（9501280）下进行，横向扩散严重。
但对设备的要求相对较低。
磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数，可以利用氧化层作为杂质扩散的掩蔽层间隙式扩散：
杂质离子位于晶格间隙：
Na、K、Fe、Cu、Au等元素扩散系数要比替位式扩散大67个数量级（绝对不许用手摸硅片防止Na+沾污。
）,31,32,离子注入,离子注入是另一种掺杂技术，离子注入掺杂也分为两个步骤：
离子注入和退火再分布。
离子注入是通过高能离子束轰击硅片表面，在掺杂窗口处，杂质离子被注入硅本体，在其他部位，杂质离子被硅表面的保护层屏蔽，完成选择掺杂的过程。
进入硅中的杂质离子在一定的位置形成一定的分布。
通常，离子注入的深度（平均射程）较浅且浓度较大，必须重新使它们再分布。
掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目（剂量）决定。
33,同时，由于高能粒子的撞击，导致硅结构的晶格发生损伤。
为恢复晶格损伤，在离子注入后要进行退火处理，根据注入的杂质数量不同，退火温度在450950之间，掺杂浓度大则退火温度高，反之则低。
在退火的同时，掺入的杂质同时向硅体内进行再分布，如果需要，还要进行后续的高温处理以获得所需的结深和分布。
离子注入技术以其掺杂浓度控制精确、位置准确等优点，正在取代热扩散掺杂技术，成为VLSI工艺流程中掺杂的主要技术。
34,离子注入的优点：
掺杂的均匀性好温度低：
可小于600可以精确控制杂质分布可以注入各种各样的元素横向扩展比扩散要小得多可以对化合物半导体进行掺杂,35,离子注入技术在IC制造中的应用随着离子注入技术的发展，它的应用也越来越广泛，尤其是在集成电路中的应用发展最快。
由于离子注入技术具有很好可控性和重复性，这样设计者就可根据电路或器件参数的要求，设计出理想的杂质分布，并用离子注入技术实现这种分布。
离子注入技术在IC制造中的应用1）对MOS晶体管阈值电压的控制2）自对准金属栅结构3）离子注入在CMOS结构中的应用,36,37,退火,退火：
也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火。
根据注入的杂质数量不同，退火温度一般在450950之间。
激活杂质：
使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到激活杂质的作用消除损伤退火方式：
炉退火，可能产生横向扩散！
快速退火：
脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源（如卤光灯、电弧灯、石墨加热器、红外设备等）,38,1.2.4制膜（制作各种材料的薄膜）,氧化：
制备SiO2层SiO2的性质及其作用SiO2是一种十分理想的电绝缘材料，它的化学性质非常稳定，室温下它只与氢氟酸发生化学反应,39,二氧化硅层的主要作用,在MOS电路中作为MOS器件的绝缘栅介质，是MOS器件的组成部分扩散时的掩蔽层，离子注入的（有时与光刻胶、Si3N4层一起使用）阻挡层作为集成电路的隔离介质材料作为电容器的绝缘介质材料作为多层金属互连层之间的介质材料作为对器件和电路进行钝化的钝化层材料,40,在表面已有了二氧化硅后，由于这层已生成的二氧化硅对氧的阻碍，氧化的速度是逐渐降低的。
由于硅和二氧化硅的晶格尺寸的差异，每生长1m的二氧化硅，约需消耗0.44m的硅。
氧化工艺是一种热处理工艺。
在集成电路制造技术中，热处理工艺除了氧化工艺外，还包括前面介绍的退火工艺、再分布工艺，以及回流工艺等。
回流工艺是利用掺磷的二氧化硅在高温下易流动的特性，来减缓芯片表面的台阶陡度，减小金属引线的断条情况。
41,SiO2的制备方法,热氧化法干氧氧化水蒸汽氧化湿氧氧化干氧湿氧干氧（简称干湿干）氧化法氢氧合成氧化化学气相淀积法热分解淀积法溅射法,42,进行干氧和湿氧氧化的氧化炉示意图,43,干法氧化通常用来形成栅极二氧化硅膜，要求薄、界面能级和固定电荷密度低的薄膜。
干法氧化成膜速度慢于湿法。
湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。
氧化反应时，Si表面向深层移动，距离为SiO2膜厚的0.44倍。
因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。
SiO2膜为透明，通过光干涉来估计膜的厚度。
这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。
44,CVD与PVD,化学气相淀积（ChemicalVaporDeposition）是通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程CVD技术特点：
具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属（钨、钼）等,45,常用的CVD技術有：
（1）常压化学气相淀积（APCVD）；
（2）低压化學气相淀积（LPCVD）；
（3）等离子增强化學气相淀积（PECVD）较为常见的CVD薄膜包括有：
二氧化硅（通常直接称为氧化层）氮化硅多晶硅难熔金属与这类金属之其硅化物,46,金属CVD,由于LPCVD具有诸多优点，因此它为金属淀积提供了另一种选择。
金属化学气相淀积是一个全新的气相淀积的方法，利用化学气相淀积的台阶覆盖能力好的优点，可以实现高密度互联的制作。
利用LPCVD淀积钨来填充通孔。
温度约300。
这可以和淀积铝膜工艺相适应。
金属进入接触孔时台阶覆盖是人们最关心的问题之一，尤其是对深亚微米器件，溅射淀积金属薄膜对不断增加的高纵横比结构的台阶覆盖变得越来越困难。
在旧的工艺中，为了保证金属覆盖在接触孔上，刻蚀工艺期间必须小心地将侧壁刻成斜坡，这样金属布线时出现“钉头”（见图）。
“钉头”将显著降低布线密度。
如果用金属CVD，就可以避免“钉头”的出现，从而布线密度得到提高。
钨是当前最流行的金属CVD材料。
47,钨作为阻挡层金属，它的淀积可以通过硅与六氟化钨（WF6）气体进行反应。
其反应式为：
2WF6+3Si22W+3SiF4,48,外延生长法（epitaxialgrowth）,外延生长法（epitaxialgrowth）能生长出和单晶衬底的原子排列同样的单晶薄膜。
在双极型集成电路中，为了将衬底和器件区域隔离（电绝缘），在P型衬底上外延生长N型单晶硅层。
在MOS集成电路中也广泛使用外延生长法，以便容易地控制器件的尺寸，达到器件的精细化。
此时，用外延生长法外延一层杂质浓度低（约1015cm-3）的供形成的单晶层、衬底则为高浓度的基片，以降低电阻，达到基极电位稳定的目的。
外延生长法可以在平面或非平面衬底生长、能获得十分完善的结构。
外延生长法可以进行掺杂，形成n-和p-型层，设备为通用外延生长设备，生长温度为300900，生长速率为0.2m-2m/min，厚度0.5m-100m，外延层的外貌决定于结晶条件，并直接获得具有绒面结构表面外延层。
生长有外延层的晶体片叫做外延片,49,多晶硅的化学汽相淀积：
利用多晶硅替代金属铝作为MOS器件的栅极是MOS集成电路技术的重大突破之一，它比利用金属铝作为栅极的MOS器件性能得到很大提高，而且采用多晶硅栅技术可以实现源漏区自对准离子注入，使MOS集成电路的集成度得到很大提高。
氮化硅的化学汽相淀积：
中等温度（780820）的LPCVD或低温（300）PECVD方法淀积,50,淀积多晶硅淀积多晶硅一般采用化学汽相淀积（LPCVD）的方法。
利用化学反应在硅片上生长多晶硅薄膜。
适当控制压力、温度并引入反应的蒸汽，经过足够长的时间，便可在硅表面淀积一层高纯度的多晶硅。
淀积PGS与淀积多晶硅相似，只是用不同的化学反应过程，这里不一一介绍了。
51,在集成电路工艺中，通过CVD技术淀积的薄膜有重要的用途。
例如，氮化硅薄膜可以用做场氧化（一种很厚的氧化层，位于芯片上不做晶体管、电极接触的区域，称为场区）的屏蔽层。
因为氧原子极难通过氮化硅到达硅，所以，在氮化硅的保护下，氮化硅下面的硅不会被氧化。
又如外延生长的单晶硅，是集成电路中常用的衬底材料。
众所周知的多晶硅则是硅栅MOS器件的栅材料和短引线材料。
52,物理气相淀积（PVD）,PVD主要是一种物理制程而非化学制程。
此技术一般使用氩等钝气体，在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。
PVD以真空、溅射、离子化或离子束等方法使純金属揮發，与碳化氫、氮气等气体作用，加熱至400600（約13小時）後，蒸鍍碳化物、氮化物、氧化物及硼化物等110m厚之微細粒狀薄膜。
PVD可分為三种技術：
（1）蒸鍍（Evaporation）；
（2）分子束外延成長（MolecularBeamEpitaxyMBE）；
（3）濺鍍（Sputter）,53,PVD技术有两种基本工艺：
蒸镀法和溅镀法。
前者是通过把被蒸镀物质（如铝）加热，利用被蒸镀物质在高温下（接近物质的熔点）的饱和蒸气压，来进行薄膜沉积；
后者是利用等离子体中的离子，对被溅镀物质电极进行轰击，使气相等离子体内具有被溅镀物质的粒子，这些粒子沉积到硅表面形成薄膜。
在集成电路中应用的许多金属或合金材料都可通过蒸镀或溅镀的方法制造。
淀积铝也称为金属化工艺，它是在真空设备中进行的。
在硅片的表面形成一层铝膜。
54,55,基片加热器,基片架,基片,真空室钟罩,蒸发料,蒸发源加热电极,电阻加热金属舟,抽气,56,溅射镀膜溅射镀膜的基本原理用高能粒子（经电场加速的正离子）冲击作为阴极的固态靶，靶原子与这些高能粒子交换能量后从表面飞出，淀积在作为阳极的硅片上，形成薄膜。
直流二极溅射台,高频溅射台,57,铜制程技术,在传统铝金属导线无法突破瓶颈之情况下，经过多年的研究发展，铜导线已经开始成为半导体材料的主流，由于铜的电阻值比铝还小，因此可在较小的面积上承载较大的电流，让厂商得以生产速度更快、电路更密集，且效能可提升约3040的芯片。
亦由于铜的抗电子迁移能力比铝好，因此可减轻其电移作用，提高芯片的可靠度。
在半导体制程设备供货商中，只有应用材料公司能提供完整的铜制程全方位解决方案与技术，包括薄膜沉积、蚀刻、电化学电镀及化学机械研磨CMP等。
58,AMD最新推出的“雷鸟”系列CPU，全面采用了铜制造技术，有效的提高了CPU性能，并降低了CPU生产成本。
所谓铜技术实际上是采用铜这种优良的导体来代替铝用于集成电路中晶体管间的互联，从而可以在相同条件下减少约40的功耗，并能轻易实现更快的主频。
比如IBM公司为苹果公司的新型iBook提供经过特殊设计的铜工艺芯片，这种耗能很低的芯片可以使iBook能够用一块电池工作一整天。
59,铜技术的优势主要表现在以下几个方面：
一是铜的导电性能优于现在普遍应用的铝，而且铜的电阻小，发热量小，从而可以保证处理器在更大范围内的可靠性；
其二采用0.13mm以下及铜工艺芯片制造技术将有效提高芯片的工作频率；
并能减小现有管芯的体积。
不过铜技术的专利绝大多数掌握在IBM和Motorola公司手中，而非一项公开的技术，所以Intel认为铜技术只有在0.13mm以下的生产工艺中才能产生效益，计划在1GHz以上的CPU中才采用该技术。
60,化学机械研抛光技术,化学机械研磨技术（化学机械抛光，CMP）兼具有研磨性物质的机械式研磨与酸碱溶液的化学式研磨两种作用，可以使晶圆表面达到全面性的平坦化，以利后续薄膜沉积之进行。
在CMP制程的硬设备中，研磨头被用来将晶圆压在研磨垫上并带动晶圆旋转，至于研磨垫则以相反的方向旋转。
在进行研磨时，由研磨颗粒所构成的研浆会被置于晶圆与研磨垫间。
影响CMP制程的变量包括有：
研磨头所施的压力与晶圆的平坦度、晶圆与研磨垫的旋转速度、研浆与研磨颗粒的化学成份、温度、以及研磨垫的材质与磨损性等等。
61,钝化工艺在集成电路制作好以后，为了防制外部杂质，如潮气、腐蚀性气体、灰尘侵入硅片，通常在硅片表面加上一层保护膜，称为钝化。
目前，广泛采用的是氮化硅做保护膜，其加工过程是在450C以下的低温中，利用高频放电，使和气体分解，从而形成氮化硅而落在硅片上。
62,晶圆针测制程,经过WaferFab之制程後，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒/芯片（Die/chip），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的产品；
这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器（多探针测试台）以测试其电气特性，而不合格的的晶粒将会被标上记号（InkDot），此程序即称之为晶圆针测制程（WaferProbe）。
然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒,63,64,65,66,1.3集成电路生产线,集成电路生产线（ICproductionLine）是实现IC制造的整体环境，由净化厂房、工艺流水线和保证系统（供电、纯水、气体纯化和试剂组成。
IC发展到VLSI后，加工特征尺寸达到亚微米级，集成度上升到106以上，从而对各道工艺环节和制造环境的颗粒和微污染控制都很严格，IC生产线把相关的工艺设备视为一个整体，在群体内实现高度的自动控制，井保证相应的净化条件。
硅片在群体间由机器人或机械手传递，整个生产过程实现了无纸化、在线质量检测、统计分析以及信息的实时管理。
67,1.IC生产线模式,IC生产线主要有两种模式：
大批量生产线与标准工艺生产线。
1）.集成电路大批量生产线（ICMassProductionLine）这是一种传统的IC生产线。
其功能是大批量生产单品种（或品种系列）通用IC如各种DRAM生产线等。
其产品由厂方自己设计，并对产品的最终性能负责。
这种生产线的产品质量稳定、成本低廉，但缺乏柔性。
其年投片量通常达到10万片以上（相应的年电路产量为几千万块，乃至几亿块），才能达到经济生产规模而具有国际市场竞争力。
68,建立这样一条生产线的资金已由数千万美元上升到数亿（10亿以上）美元，生产运行费也相应增加，而产品的单位功能价格却继续大幅度下降。
2）.标准工艺加工线（Foundry）Foundry引入IC后，通常称之为晶园代工线，它是用来制造用户特定设计的ASIC的一种方式，它运用成熟的标准工艺为多
升级会员 