数字电子线路课程设计之多功能数字钟.docx
《数字电子线路课程设计之多功能数字钟.docx》由会员分享，可在线阅读，更多相关《数字电子线路课程设计之多功能数字钟.docx（15页珍藏版）》请在冰点文库上搜索。
数字电子线路课程设计之多功能数字钟
专业：
班级：
姓名：
学号：
指导老师：
多功能数字钟课程设计任务书
1．设计目的与要求
设计一个数字钟。
准确地理解有关要求，独立完成系统的设计，要求所设计的电路具有以下功能：
（1）设计的数字钟能直接显示“时”，“分”，“秒”；12与24计数实时转换；
（2）当电路发生走时误差时，要求电路具的校时功能；
（3）能够上，下午显示；
（4）具有定时提醒功能；
2．设计内容
（1）画出电路原理图，正确使用逻辑关系；
（2）确定元器件及元件参数；
（3）进行电路模拟仿真；
（4）SCH文件生成与打印输出；
3．编写设计报告
写出设计的全过程，附上有关资料和图纸，
4．心得体会。
多功能数字钟电路的设计
设计主要内容：
本电路利用晶振和循环分频器产生秒脉冲，作为触发秒、分、时计数器的触发信号；各计数器通过译码器、7段数码管显示时间。
另外，电路设有定时、调时、校时、12与24小时实时转换及上下午显示电路。
所用器件及芯片：
多谐振荡器、分频器、寄存器、计数器、译码器。
1引言
我们日常生活离不开时间，尤其是随着现代文明的进步，人们的时间观念越来越强，甚至有些工作人员用自己的工作时间的长短来衡量工作效率，可见数字钟已经到了与人行影不离的地步。
数字钟为我们的日常生活提供了便利，它采用集成电路，具有时间准确，体积小，携带方便,数字显示清晰直观。
下面介绍一般数字钟的电路设计。
2总体设计方案
2.1设计思路
利用555定时器产生稳定度很高的高频方波信号，经分频电路，将高频方波分频为1HZ的秒脉冲波，输入到六十进制的秒计数器，秒计数器和分计数器都是有一个个位十进制当秒计数器的十位在清零时也向六十进制的计数器个位发一个脉冲使分计数器加1，当分计数器的十位在清零时也同时向二十四进制时计数器的个位发一个脉冲，使其加1。
将时，分，秒计数器的输出端分别接上译码器和显示器，最大显示值为23小时59分59秒，再输入一个秒脉冲后，显示复零。
利用校准电路分别对时，分校准，另外电路又增加了12与24小时转换，上下午显示以及定时电路。
2.2总体设计框图
图1.数字钟方框图
3设计原理分析
3.1振荡器
3.1.1555内部电路
555定时器内部结构的简化原理如图2所示。
它由3个阻值为5K的电阻组成的分压器，两个电压比较器C1和C2和一个基本RS触发器，放电BJTT组成。
定时器的主要功能取决于比较器，比较器的输入控制RS触发器和放电BJTT的状态。
图中4脚为复位输入端，当4脚电压为低电平时，不管其他输入端的状态如何，输出V0为低电平。
因此在正常工作时，应将其接高电平。
图2555内部电路
由图可知，当5脚悬空时，比较器C1和C2的比较电压分别为2/3Vcc和1/3Vcc。
当6脚电压大于2/3VCC，2脚电压大于1/3VCC时，比较器C1输出低电平，比较器C2输出高电平，基本RS触发器被置0，放电三极管T导通，输出端V0为低电平。
当6脚电压小于2/3VCC，2脚电压小于1/3VCC时，比较器C1输出高电平，C2输出低电平，基本RS触发器置1，放电三极管截止，输出端V0为高电平。
当6脚电压小于2/3VCC，2脚电压大于1/3VCC时，基本RS触发器R=1，S=1，触发器状态不变，电路亦保持原状态不变。
表1555定时器功能表
输入
输出
阈值输入6脚
x
<2/3Vcc
>2/3Vcc
<2/3Vcc
触发输入2脚
x
<1/3Vcc
>1/3Vcc
>1/3Vcc
复位4脚
0
1
1
1
输出3脚
0
1
0
不变
放电管T
导通
截止
导通
不变
综合上述分析，可得555定时器功能表如表1所示
图3555振荡电路
3.1.2振荡器工作原理
振荡器是数字钟的核心。
振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，一般来说，振荡器的频率较高，再经3级分频电路，将得到近似标准的秒脉冲。
多谐振荡器也称无稳态触发器，它没有稳定状态，同时无需外加触发脉冲，就能输出一定频率的矩形脉冲（自激振荡）。
用555集成电路实现多谐振荡，需要外接电阻R1、R2和电容C，并外接+5V的直流电源。
在本电路中，555有图3所示方式组成振荡频率为1600HZ的方波脉冲信号。
当电路接通时,电源经R1，D1对C1充电，时间为TL＝0.7R1C1＝0.00042S当充电到2/3Vcc时，输出变为低电平，C1经D2，R2及7脚放电，时间为TR＝0.7C1R2=0.00021S,振荡周期为T＝TL＋TR=0.00063S，约为1590HZ。
3.2分频电路
由于振荡电路不容易产生1HZ的脉冲信号，并且信号频率越低受干扰脉冲的影响越大，因此，本电路采用分频的方式将振荡产生的频率为1600HZ的信号分频得到1HZ秒脉冲，其电路如图4所示，其中集成电路74161为一四位二进制计数器，其逻辑功能如表2所示，振荡信号
表274161功能表
清零RD
预置CP
脉冲CP
预置数
ABCD
输出
QAQBQCQD
L
×
×
××××
LLLL
H
L
ABCD
ABCD
H
H
×× ××
计数
图4分频电路
经74161分频，可得到100HZ的信号，再经过74LS290两次十分之一分频便可得到较为稳定的1HZ秒脉冲信号。
其中在本电路中所用到的74LS290的功能如下表3所示：
表374LS290功能表
复位端
RO1RO2
置位端
R91R92
时钟
CPQA
输出
QBQCQD
HH
L×
×L
LLL
HH
×L
×L
LLL
××
HH
×H
LLH
L
L
计数
3.3分、秒显示电路
由于分、秒显示电路都是六十进制，其电路组成完全相同，因此，下面只对秒显示原理做一分析。
由于本电路显示采用数码管，所以将十位和分位分别显示，电路如图5所示，个位采用74LS290
构成十进制计数器，并将QD作为十位的CP脉冲已实现进位；十位仍采用74LS290并且利用反馈清零的方式实现六进制；从计数器输出的个位，十位信号经译码驱动器在数码管上得以显示。
3.4小时显示电路
图5秒显示电路
由于电路需实现12小时与24小时实时转换，因此电路应有12小时显示电路和24小时显示电路两部分组成。
其电路图分别如图6、图7所示，24小时显示电路采用两块74LS290芯片，首先，将电路接成十进制形式即将QA与CPB相连接，然后，分别将个位的QC和分为的QB与两集成块的复位端相连，利用反馈清零的方式实现24进制。
图8校时电路
十二小时显示电路由两块74161芯片及3个与非门和4个非门组成，其简化图如图7所示，74161是四位二进制计数器，而12小时显示电路的个位需要十进制，因此，将74161的Q3,Q1通过一级与门送入复位端，采用反馈清零的方法实现；当十位和个位显示出现13是又必须马上变为01（即显示1点），所以，十位通过反馈清零实现，而个位则采用置位的方式实现，将P0悬空，P1，P2，P3接地，当出现13点时，预置端PE由低电平变为高电平，使得输出为0001，从而完成12小时显示。
3.5辅助电路
3.5.1校时电路
在更换电池，电路维修或因其它原因造成显示不出准确时间时，就需要对电路进行校准，在本电路中采用两输入四与非门集成芯片74LS00其组成等效如图8所示，正常情况下K断开，进位信号通过一级与非门和一级非门送入高位的CP端，此时校时信号不起作
用；当需要调时时，按下K可通过秒脉冲调整时间，同时进位信号不起作用，从而实现调时的功能。
3.5.2上下午显示电路
输入
输出
SDRDCPJK
Q
LH× ××
H
HL×××
L
HH×××
Q
图9上下，午显示电路表474LS76功能表
3.5.312小时与24小时转换电路
实时转换电路的原理与校时原理完全相同，通过开关控制数码管的显示。
3.5.4定时电路
定时电路包括由移位寄存器74194，计数器74LS290，四块锁存器74LS175，四块四位比较器74LS85构成的主比较信号锁存电路和由计数器74LS290，四块数据分配器74138构成的定时显示电路，以及响铃电路三部分组成。
本电路的定时顺序是从小时十位到分钟个位，当需要定时时，首先通过调节S13预置所需的时间，然后由S11送入移位脉冲，最后通过S12实现移位，直到设置完毕。
其中各部分电路工作原理介绍如下。
3.5.5移位寄存电路
移位寄存选用74194芯片，74194是一块即可以串行输入又可以并行输入的集成芯片，其功能表如表5所示，串行或并行由S0、S1的组合方式控制。
在本电路中采用串行输入方式，即S0=1,S1=0。
当需要定时时，手动按下S11,通过DSR（右移信号输入端）给电路送入输入信号，当设定好预设的小时十位值后，按下S12送入CP脉冲，使得输出为0001，从而使小时十位的锁存器74LS175
（1）的CP（CLK）端出现上升沿，将设定好的时间锁存，此时断开S11;若再按一次S12则输出0010，小时个位锁存器74LS175
（2）的CP（CLK）上升沿到来，从而完成对小时个位的锁存，依次经过四次移位后，即可完成设置74LS175芯片的逻辑功能如表6所示。
表574194功能表
清零
输入
控制信号串行输入CP
S0S1左移RSL右移RSR
输出
QAQBQCQD
L
×××××
LLLL
H
HL×H
移位
H
HL×L
移位
表674LS175功能表
输入
输出
RDCP1D2D3D4D
1Q2Q3Q4Q
L×××××
××××
H
1D2D3D4D
1D2D3D4D
HH××××
HL××××
保持
3.5.6定时设置电路
由于定时是通过小时十位、个位，分钟十位、个位分别设置，因此采用一块十进制计数器即可完成设置，如图10中所示本电路选用74LS290。
首先将74LS290接成十进制形式，然后将输出端QA、QB、QC、QD分别与四个锁存器D1、D2、D3、D4端相连CP端通过手动开关接秒脉冲，当需要重设定时时间时，按下S13利用74LS290的计数功能实现，设置完毕后，松手即可。
3.5.7定时显示电路
定时显示电路选用四块74138构成的数据分配器和四块计数器74LS290。
对于74138的功能已很熟悉，这里不再介绍。
电路中仍将74LS290接成十进制形式，并将74LS290的CP端与移位寄存器的CP端相接，而其输出作为74138的地址输入信号。
另外，由于一次时间调整一位寄存器只需移四位，因此计数器只需实现四进制，74138的地址也只需四组，故将74LS290的QC端与其复位端相连，74138的C地址接地。
如图中所示，74138的G2B为数据输入端，输出选用Y0、Y1、Y2、Y3四端。
第一次移位前，74138地址端为00，四分配器的输出Y0有效，四个Y0分别将定时计数器的QA、QB、QC、QD的数据送入7448的A、B、C、D端，在数码管上显示；同样，移位信号到来时，通过74138芯片的地址端使小时个、十，分钟个、十位分别显示各自设定的时间，从而实现定时显示功能。
3.5.8锁存、比较、响铃电路
锁存采用上升沿触发的74LS175集成存储器，存储器锁存的信号与时钟信号通过比较器74LS85进行比较，若比较信号不相等则“A＝B”输出为零，响铃电路不工作;当比较信号完全相等时“A=B”输出为高电平，响铃电路工作，响铃信号经放大后输出，闹铃响。
3.6电路中部分省略号所代表的含义
其中1表示除图中所示的与7448的A输入端相连的定时、时钟，12小时、24小时转换电路外，在十显示十位的B、C、D端和个位的A、B、C、D、端还需7组同样的电路。
2表示定时显示需要四组74LS290与78138的组合。
另外，由于电路钟省略了一些重复出现且连接前后一样的电路因此有些电器节点在电路中也无法表示如主电路中的“A12”；主电路中电器节点“11”至“13”本应于“10”同样接法，但因省略了部分电路，故在集成芯片74LS161上作一标识。
本电路采用由JK构成的T触发器，其中JK采用74LS76双JK芯片中的一个，本电路的电路图和所能用到的74LS76的逻辑功能如图9和表4所示，74LS76块的CP与12小时显示的个位置位端相连，上午时置位端始终为高电平，输出Q为零，
图712进制时显示电路
图624进制时显示电路
上午灯亮，当到1点时置位端由高电平跳变为低电平，同时JK的CP下降沿到来，输出Q由0变为1，下午灯亮；当电路因各种原因显示混乱时，可在适当时候按下K2键，通过置位方式来实现校准。
图10定时电路
4．心得体会
经这次设计证明将所学的知识和电子设计方法相结合，调动了我们学习的积极性。
并有利于我们系统的科学的培养我们的实际动手能力，工程设计能力及创新生计能力，活跃了我们的思维即符合由简到繁，循序渐进的教学规律。
又能激发我们对电子线路设计的兴趣。
我学到了很多东西，并对我以后所要做的毕业设计有了一个初步的了解。
做好一个课程设计或毕业设计不仅要具备扎实的书本知识并会善于应用，还要学会查阅资料，对以前学过的知识不清楚的地方还要进行复习，这样才可能做出一个比较不错的课程设计。
本次设计得到了老师和同学们的大力帮助，但由于自己的知识水平有限，总有许多不足之处，希望各位老师能够提出宝贵的批评和建议，以助于我以后能够完成更完美的设计。
本电路通过振荡，分频，时钟显示电路实现基本的时钟显示，并且利用门电路组成的电子开关实现12小时与24小时实时转换以及上下午显示。
另外，电路中主要增加了定时功能，本电路通过移位寄存器，锁存器，比较电路和定时电路实现了闹铃功能；并且利用比较器，计数器实现了定时显示，通过门电路的组合，实现了校时的功能。
参考文献
1、电子电路设计与实践，姚福安编著。
山东科学技术出版社
2、电子技术基础课程设计，粱宗善。
华中理工大学出版社
3、数字逻辑电路设计与实验，绳广基编著。
上海交通大学出版社
4、黄继昌等主编，数字集成电路应用300例，人民邮电出版社
升级会员 