可编程逻辑器件的发展与应用.docx
《可编程逻辑器件的发展与应用.docx》由会员分享，可在线阅读，更多相关《可编程逻辑器件的发展与应用.docx（13页珍藏版）》请在冰点文库上搜索。
可编程逻辑器件的发展与应用
目录
引言
（1）
1可编程逻辑器件的发展历程
（1）
2可编程逻辑器件的分类及开发工具（3）
3可编程逻辑器件的发展现状（3）
4可编程逻辑器件的特点（4）
5可编程逻辑器件的应用（5）
5.1可编程逻辑器件在电子技术领域中的应用（5）
5.2可编程逻辑器件在ASIC设计中的应用（6）
5.3可编程逻辑器件在数字电路实验中的应用（7）
5.4可编程逻辑器件在电气传动中的应用（8）
5.5在可编程逻辑芯片中实现PWM技术的实例分析（8）
结束语（10）
参考文献（10）
英文翻译（11）
致谢（11）
可编程逻辑器件的发展与应用
摘要：
本文介绍了可编程逻辑器件PLD的发展历程、分类、特点及其应用。
可编程逻辑器件PLD是电子设计领域中最具活力和发展前途的器件，它具有在线修改能力即随时修改设计而不必改动其硬件电路，这一特点使其设计周期缩短、所设计系统的成本降低、稳定性提高。
本文主要介绍了它在电子技术领域、ASIC设计、数字电路实验以及电气传动领域中的应用，并通过实例分析如何在可编程逻辑芯片中实现PWM技术。
关键词:
可编程逻辑器件；FPGA；ASIC；高密度可编程逻辑器件；PWM
引言
数字电路经历了由早期的电子管、晶体管、中小规模集成电路发展到超大规模集成电路以及具有特定功能的专用集成电路ASIC（ApplicationSpecificIntegratedCircuit）的发展历程，ASIC的应用和发展标志着集成电路已进入了一个新的阶段。
可编程逻辑器件（ProgrammableLogicDevice,PLD）是通过编程来实现数字逻辑功能的可编程ASIC，随着微电子技术的高速发展，特别是ASIC的市场需求，出现了现场可编程逻辑器件FPLD（FieldProgrammableLogicDevice），其中应用广泛的是现场可编程门阵列FPGA（FieldProgrammableGateArray）和复杂可编程逻辑器件CPLD（ComplexProgrammab1eLogicDevice）。
可编程逻辑器件的问世被称为“冲击硅谷的第三次浪潮”。
其应用领域日益广泛，由于PLD器件的可开发性和灵活性，使其能够实现较丰富的逻辑功能。
实现系统之间的硬件接口与通信功能。
尤其当使用计算机系统过于浪费，用中小集成电路芯片又过于繁杂和功能不足的场合下，PLD器件为电子设计师提供了较为合适的第三种选择。
其灵活的可编程能力、快速的并行信号处理方式、足够多的内部资源、无复位问题和程序跑飞困扰等优点使其在电子领域和电气传动等领域中有广泛的应用。
1可编程逻辑器件的发展历程
PLD是可编程逻辑器件（ProgrammableLogicDevice）的简称。
可编程逻辑器件PLD是一种数字电路，它是20世纪70年代发展起来的一种划时代的新型逻辑器件，在电子设计领域中使用可编程逻辑器件是最具活力和发展前途的一项技术。
它可以由用户来进行编程和配置，利用它可以解决不同的逻辑设计问题。
PLD由基本逻辑门电路、触发器以及内部连接电路构成，利用软件和硬件（编程器）可以对其进行编程，从而实现特定的逻辑功能。
可编程逻辑器件（PLD）自70年代初期以来经历了从早期的可编程逻辑器件到结构上稍为复杂的可编程芯片再到功能齐全、编程灵活的可编程逻辑器件的发展过程，70年代初期的PLD主要用于解决各种类型的存储问题，如可编程只读存储器（PROM）、紫外线可擦除只读存储器（EPROM）和电可擦除只读存储器（EEPROM），由于结构的限制，它们只能完成简单的数字逻辑功能；结构稍为复杂的可编程逻辑器件在设计上有很强的灵活性，可以实现速度特性较好的逻辑功能，但由于结构简单，它们只能实现规模较小的电路；80年代中期，Altera公司和Xilinx公司同期推出了CPLD（复杂可编程逻辑器件ComplexProgrammableLogicDevice）和FPGA（现场可编程门阵列FieldProgrammableGatesArray），它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点，可以实现较大规模的电路。
进入90年代后，可编程逻辑集成电路技术进入了飞速发展的时期，除继续提高器件的集成度和速度等技术指标外，在系统可编程技术ISP（In—SystemProgrammability）和扫描测试技术的出现，使得可编程逻辑器件在器件编程技术和器件测试技术方面也获得了划时代的进步。
可编程逻辑器件的特点随着数字集成电路的不断更新而不断增加，使得传统的数字系统设计方法发生了根本的改变。
可编程逻辑器件的灵活性使得硬件系统设计师在实验室里用一台计算机、一套相应的EDA软件和可编程逻辑芯片就可以完成数字系统的设计与生产，而其中应用最广泛的可编程逻辑器件当属FPGA和CPLD。
FPGA和CPLD都是可编程逻辑器件，它们是在可编程阵列逻辑（PAL）、通用阵列逻辑（GAL）等逻辑器件的基础上发展起来的。
同以往的PAL、GAL比较，FPGA/CPLD的规模更大，它可以替代几十甚至几千块通用IC芯片。
这样的FPGA/CPLD实际上就是一个子系统部件，因此它受到了世界范围内电子工程设计人员的广泛关注和普遍欢迎。
FPGA是新一代面向用户的可编程逻辑器件，它的功能密度远远超过其它PLD器件，一块FPGA可以替代100～200片标准器件或者（20～40）片GAL器件，其I/O引脚数多达100余条。
所以一片FPGA芯片可以替代多个逻辑功能复杂的逻辑部件或一个小型数字系统。
CPLD器件的结构是一种与阵列可编程、或阵列固定的与或阵列形式。
PAL、GAL都采用这种形式，但CPLD同它们相比，增加了内部连线，对逻辑宏单元和I/O单元也有重大改进。
一般情况下，CPLD器件中包含三种结构：
可编程逻辑宏单元、可编程I/O单元、可编程内部连线。
部分CPLD器件内还集成了RAM、FIFO（先进先出）或双口RAM等存储器，以适应DSP应用设计的要求。
CPLD器件具有同FPGA器件相似的集成度和易用性，在速度上还有一定的优势，因此，在可编程逻辑器件技术的竞争中它与FPGA并驾齐驱，成为两支领导可编程逻辑器件技术发展的力量之一[1][3]。
2可编程逻辑器件的分类及开发工具
可编程逻辑器件主要分为两大类：
复杂可编程逻辑器件（ComplexProgramLogicDevice）CPLD和现场可编程门阵列（FPGA）。
CPLD内部结构与以往简单的PLD器件（如PAL或GAL）类似，只是容量比PLD高，一般采用EPROM、EEPROM或FLASH结构，其内部逻辑块大，特别适合控制逻辑、译码逻辑以及时序逻辑的应用。
FPGA的内部结构与CPLD截然不同，它是由许多微小的逻辑块阵列组成，各个逻辑块阵列四周被I/O块包围，通过编程方式将这些微小的逻辑块连接起来，从而实现各种复杂的逻辑运算，因此FPGA具有逻辑单元小、密度高、数据通道资源丰富、寄存器多等特点，特别适合于复杂的逻辑运算。
可编程逻辑器件的开发工具随着可编程逻辑芯片规模的不断扩大对芯片功能的2次开发就越来越依赖于专用的手段和工具，电子设计自动化技术（ElectronicDesignAutomation，EDA）顺应了这种需求，使人们利用集计算机图形学、拓扑逻辑学、计算数学、人工智能学等多种计算机应用学科的最新成果开发而成的一整套软件工具，进行芯片逻辑功能的设计、仿真、时序分析、逻辑综合等。
CPLD/FPGA的设计开发采用功能强大的EDA工具,通过符合国际标准的硬件描述语言（如VHDL或VERILOG-HDL）来进行电子系统设计和产品开发,开发工具的通用性,设计语言的标准化以及设计过程几乎与所用的CPLD/FPGA器件的硬件结构没有关系,所以设计成功的逻辑功能软件有很好的兼容性和可移植性,开发周期短，易学易用,开发便捷[2]。
3可编程逻辑器件的发展现状
目前可编程逻辑器件的发展主要体现在以下几点：
低密度PLD在一定时间内还存在一定时期；高密度PLD继续向更高密度更大容量迈进。
具体体现在:
1、PLD正在由5V电压向低电压2.5V器件演进，这样有利于降低功耗。
2、ASIC和PLD相互融合。
3、ASIC和FPGA之间的界限正变的模糊。
4、集成度不断提高。
微细化新工艺的推出以及市场的需求是集成度不断提高的基础和动力。
许多公司在新技术的推动下，产品集成度迅速提高，尤其是近几年的迅速发展，其集成度已经达到了1000万门，现在有的PLD则达到了几百万系统门甚至一千万系统门。
5、向系统级发展。
现在已经逐渐把DSP（数字信号处理器）、MCU（微控制器）、存储器及应用接口等集成到PLD中，使得PLD的功能大大增强[3]。
4可编程逻辑器件的特点
早期的PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能，但其过于简单的结构也使它们只能实现规模较小的电路。
PAL（可编程阵列逻辑）结构的扩展型CPLD和FPGA弥补了这一缺陷，它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。
这两种器件兼容了PLD和通用门阵列的优点，可实现较大规模的电路，编程也很灵活。
与其它ASIC相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点，因此被广泛应用于产品的原型设计和产品生产（一般在10，000件以下）之中。
几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合均可应用FPGA和CPLD器件。
设计人员只需通过相关的软硬件环境来完成芯片的最终功能设计，用户可以反复地编程、擦除、使用或者在外围电不动的情况下用不同软件就可实现不同的功能。
FPGA/CPLD软件包中有各种各样的输入工具、仿真工具以及版图设计工具和编程器等全线产品，电路设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真，直至最后芯片的制作[4]。
在CPLD/FPGA开发软件中完成设计以后，软件会产生一个最终的编程文件。
将编程文件烧到CPLD芯片中去，可以根据情况选择乘积项（Product-Term）技术、查找表技术（Look-Uptable）技术以及反熔丝（Anti-fuse）技术等三种技术。
可根据设计要求进行选择CPLD还是FPGA。
CPLD分解组合逻辑的功能很强，一个宏单元就可以分解十几个甚至20~30多个组合逻辑输入。
而FPGA的一个LUT（表）只能处理4个输入的组合逻辑，因此，CPLD适合用于设计译码等复杂组合逻辑。
但FPGA的制造工艺决定了FPGA芯片中包含的LUT和触发器的数量非常多，往往都是成千上万，CPLD一般只能做到512个逻辑单元，而且如果用芯片价格除以逻辑单元数量，FPGA的平均逻辑单元成本大大低于CPLD。
所以如果设计中使用到大量触发器，例如设计一个复杂的时序逻辑电路，则使用FPGA就是一个很好的选择[5]。
5可编程逻辑器件的应用
随着电子技术的高速发展，今天的CPLD和FPGA器件在集成度、功能和性能（速度及可靠性）方面已经能够满足大多数场合的使用要求。
用CPLD、FPGA等大规模可编程逻辑器件取代传统的标准集成电路、接口电路和专用集成电路已成为技术发展的必然趋势。
5.1可编程逻辑器件在电子技术领域中的应用
在微机系统中应用FPGA/CPLD可以取代现有的全部微机接口芯片，实现微机系统中的地址译码、总线控制、中断及DMA控制、内存管理和I/O接口电路等功能。
利用CPLD和FPGA可以把多个微机系统的功能集成在同一块芯片中，即进行所谓的“功能集成”。
在通信领域中的应用现代通信系统的发展方向是功能更强、体积更小、速度更快、功耗更低。
FPGA/CPLD在集成度、功能和速度上的优势正好满足通信系统的这些要求。
所以现在无论是民用的移动电话、程控交换机、集群电台、广播发射机和调制解调器，还是军用的雷达设备、图像处理设计技术、遥控遥测设备以及加密通信机都已广泛地使用大规模可编程逻辑器件[6]。
在数字信号处理技术（DSP）领域中的应用，DSP在很多领域内具有广泛的用途，如雷达、图像处理、数据压缩、数字电视和数字通信机等。
随着DSP系统复杂程度和功能要求的提高，用DSP解决方案愈现出其缺陷性：
实时性不强、灵活性太差，这些缺陷就决定了DSP不适合在实验室或技术开发等场合使用。
现在，FPGA/CPLD为DSP提供了解决问题的方案，FPGA/CPLD和DSP的技术结合，能够在集成度、速度（实时性）和系统功能方面满足DSP的需要。
应用FPGA/CPLD设计DSP系统就可以减少系统体积，提高系统的工作速度。
例如，用FPGA可以将一块PC机卡大小的图像处理板缩小到一块FPGA芯片和几片外围电路上。
可编程逻辑器件是逻辑器件家族中发展最快的一类器件，可编程逻辑器件的出现使得其产品开发周期缩短、现场灵活性好、开发风险变小，随着工艺、技术及市场的不断发展，PLD产品的价格将越来越便宜、集成度越来越高、速度也越来越快，再加上其设计开发采用符合国际标准的、功能强大的通用性EDA工具，可编程逻辑器件的应用前景将愈来愈广阔，FPGA/CPLD以其不可替代的地位，将受到越来越多的业内人士的关注[7]。
5.2可编程逻辑器件在ASIC设计中的应用
可编程逻辑器件是在ASIC（专用型集成电路ApplicationSpecificIntegratedCircuit）设计的基础上发展起来的，在ASIC设计方法中，通常采用全定制和半定制电路设计方法，设计完成后，如果不能满足要求，就得重新设计再进行验证。
这样就使得设计开发周期变长，产品上市时间难以保证，大大增加了产品的开发费用。
FPGA/CPLD芯片是特殊的ASIC芯片，它们除具有ASIC的特点之外，还具有自身的优势。
目前，ASIC的容量和密度越来越大，密度已达到平均每平方英寸1百万个门电路。
但随着密度的不断提高，芯片受到引脚的限制也越大，片上引脚虽然很多，但接入内核的引脚数目却是有限的。
而选用FPGA/CPLD则不存在这样的限制，因为现在可达到的金属层数目增强了产品的优势，FPGA/CPLD芯片的规模越来越大，其单片逻辑门数已达到上百万门，实现的功能也越来越强，同时可以实现系统集成。
另外，与ASIC相比，可编程逻辑器件研制周期较短，先期开发费用较低，也没有最少订购数量的限制，所有这一切简化了库存管理。
随着每个门电路成本的降低和每个器件中门电路数量的增加，可编程逻辑器件正向传统的门阵列领域进军，并有少量的已经打入了标准单元ASIC的领域[8][4]。
把一个有专用目的并具有一定规模的电路或子系统集成化而设计在一个芯片上，这就是专用集成电路ASIC的设计任务，通常ASIC的设计要么采用全定制电路设计方法，要么采用半定制电路设计方法进行检验，若不满足要求，还要重新设计再进行验证。
这样，不但开发费用高，而且设计开发周期长，因此设计出的产品性价比不高，显然，产品没有市场竞争力，自然就降低了产品的生命周期，对于传统的ASIC设计方法来说，这个弱点又是不可避免的。
随着设计方法的不断完善，不仅需要简化设计过程，而且，越来越需要降低系统体积和成本，提高系统的可靠性，缩短研制周期，于是希望有一种由很多厂家都可提供的，具有一定连线的结构和已封装好的全功能的标准电路。
由于共同性强，用量大，所以成本也不高。
这种器件可以由用户根据需要自行完成编程设计工作，用某种编程技术自己“烧制”使内部电路结构实现再连接，也就是说用户既是使用者又是设计者和制造者，这种器件就是PLD，它的引入就形成了半定制电路设计方法的可编程ASIC。
目前，高密度可编程逻辑器件（HDPLD）有两种用途:
一是用于最终产品;一是用于ASIC化的前道工序的开发试制品。
CPLD/FPGA在国际上现已成为很流行的标准化IC芯片，从我国的国情来看，将CPLD/FPGA用于ASIC原形设计会得到大力推广。
5.3可编程逻辑器件在数字电路实验中的应用
现在，在数字电路的实验中，大量使用基本门电路（如74LS00系列），触发器（如74LS74），中规模集成电路等，安排整个数字电路实验课程需要准备十几种甚至几十种数字逻辑集成芯片，给器件的选购、管理带来了较大的工作量，尤其是有些逻辑芯片只是用一次就不再使用了，使得闲置逻辑芯片大大增加，增加了经费开支。
如果使用PLD,在组合电路和相关实验中可以把PLD编程写为各种组合式门电路结构，还可以用它构成几乎所有的中规模组合集成电路，如译码器、编码器，数据选择器等。
在做触发器实验中，利用一片GAL16V8可以同时实验R-S触发器、J-K触发器、D触发器、T触发器等基本触发器；在做时序逻辑电路实验时，可以利用一片GAL16V8实现4位可逆计数器、4位双向移位寄存器、4位串行移位寄存器等中规模时序逻辑电路。
当然利用复杂的PLD可以构成功能更加强大的逻辑电路。
由此可以看出，在把PLD用于数字电路实验后，一般实验只要准备一种电路集成芯片即可，这就大大减小了器件选购、管理的工作量及经费的开支；在做不同的实验时仅仅需要写入不同的内容即可，而这一工作是非常容易完成的，只需把PLD芯片插入编程器敲几下键盘就可以。
可编程逻辑器件在数字电路中的应用不仅可以减少工作量和经费开支，而且从很大程度上改变了以往从事数字电路系统设计、调试、运行的工作方式[6]。
首先，它使硬件的设计工作更加简单方便了。
因为电路的逻辑功能可以由编程数据设定，而且能在线装入和修改，所以硬件的设计和安装可以一次完成。
这样就节省了修改硬件电路耗费的人力和物力。
其次，在调试工作中通过写入编程数据很容易将电路设置成各种便于调试的状态，对电路进行测试，这比通过直接设置硬件电路的状态要方便的多[9]。
5.4可编程逻辑器件在电气传动中的应用
现代电气传动控制是建立在电力电子变流技术的基础上，而电力电子变流技术都是通过对功率器件的开关控制来实现的，可以说，控制策略是变流技术的核心和灵魂。
20世纪80年代以来，随着电力电子开关器件的发展和现代控制理论的进步，交流电气传动获得了很大发展，特别是基于静止旋转坐标变换的矢量控制策略的应用、直接转矩控制策略的发展，使感应电机的变频调速性能获得了很大程度的提高，而后，各种先进的现代控制技术（如变结构控制、滑模控制、模糊控制、自适应控制等）在电气传动控制中被采用，进一步改善控制系统的调速性能。
然而，在现代高性能的调速系统中，几乎没有不依靠复杂的控制算法来实现的；这种复杂的控制算法要依靠CPU控制芯片来完成，同时还应保证算法的实时性，因此对CPU的负担是极重的，有时不得不延长控制周期才能满足实时要求，而控制周期的延长将影响调整性能的提高。
如果在控制系统中采用FPGA来实现控制算法，情况就完全不同了，因为控制算法用VHDL语言描述好，并通过逻辑综合工具装载到FPGA芯片以后，其控制算法不再像CPU程序那样一条一条地执行，而是通过硬件连接的并行算法实现的，完成整个控制运算所需的时间是极短的，而且由于是硬件连接，不存在CPU那种死机、程序跑飞等现象。
因此在电气传动中利用FPGA实现复杂控制算法的应用也越来越广泛，其高集成度、高速和高可靠性的特点不仅可以解决CPU的抗干扰、复位、程序跑飞、程序执行速度慢等缺点，而且还可以将复杂的控制算法装载于一个芯片中，实现所谓的片上系统，从而大大缩小了体积，易于管理和屏蔽，其标准化的设计语言也使得已开发成功的控制算法或系统很容易利用和移植[5]。
5.5在可编程逻辑芯片中实现PWM技术的实例分析
在自关断器件出现并发展成熟后，PWM控制技术已成为电力电子技术和电气传动技术中的一个非常重要的控制方式，目前几乎所有的调速系统都是通过PWM技术来实现控制目标的，只不过产生PWM的方式方法不同而已。
以三角形载波和调制波比较产生PWM的方法虽然比较简单，但用模拟电路实现总存在着控制精度低、易受温度漂移和干扰影响等缺点；数字PWM技术可以有效克服这些缺点，但电路复杂。
对于微机控制系统，用软件产生数字PWM具有灵活性大、易于实现改善和补偿性能等优势，但PWM的产生需要CPU程序的干预，使控制程序变得复杂、控制周期变大等，特别是在三相PWM条件下更是如此。
随着CPLD/FPGA技术的发展，利用CPLD/FPGA产生三相PWM已成为一种有效的方法。
下图是用FPGA实现的PWM部分设计框图，主要是由脉宽寄存器、缓冲寄存器、周期寄存器、死区寄存器、死区发生器、数值比较器、控制逻辑等几部分组成。
脉宽寄存器决定三相PWM信号的脉宽；缓冲寄存器实现对脉宽数据的双缓冲；周期寄存器决定PWM的载波周期；死区寄存器决定上下桥臂的死区时间。
脉宽寄存器在每个开关周期中由微处理器更新1次，其输出数据经缓冲以后与基准计数器进行比较，得到三相的PWM控制信号，再经过死区处理，得到6个中心对称的PWM驱动信号，从而驱动三相逆变器的6个功率器件。
由于PWM的算法数据是由CPU更新并送到脉宽寄存器中，因此采用何种PWM算法完全可由CPU软件来确定，因而不影响实现不同PWM方式的灵活性，图1所示的三相PWM发生器方案，可以采用SPWM（正弦PWM）、SVPWM（空间矢量PWM）或者其它形式的PWM。
图5.1FPGA实现的PWM部分设计框图
图5.1中的基准计数器是一个最小计数值为0.1最大计数值为周期寄存器保存值并且用来产生数字三角波载波信号的可逆计数器，它的计数方向交替变化。
基准计数器在最大计数值时产生1个同步信号（SYN），当它有效时将3个脉宽寄存器的数据存入各自的缓冲寄存器中，实现双缓冲，使3个脉宽寄存器在SYN无效时可依次由微处理器更新而不影响最终的三相同步关系，同时基准计数器产生1个方向信号DIR，可作为微处理器的外部中断源（边缘触发方式），在PWM开关周期的起始点产生中断。
由于三相PWM信号的产生与处理由FPGA来实现，无需CPU的干预，因此微处理器的软件设计比较简单。
在初始化阶段设置好周期寄存器、死区寄存器，以后只需在PWM中断服务程序中将计算好的三相脉宽数据分别送到各自的脉宽寄存器，然后退出中断服务程序，等待控制器在（SYN）同步脉宽控制下将三个脉宽寄存器中的数据锁存到各自的缓冲寄存器中，在下一个PWM周期中输出相应的脉冲，同时中断被触发，便开始了下一个PWM中断服务程序。
只要PWM中断服务程序运行时间小于PWM周期即可产生满意的PWM波形，对于CPU而言，由于它只需负责脉宽数据的计算而不用花时间干预PWM的形成和处理，因而大大节约了计算时间，提高了PWM的最高运行频率[10][8]。
结束语
随着电子技术的高速发展，PLD的开发软件已经相当完善。
可以毫不夸张的讲，PLD能完成任何数字器件的功能，上至高性能CPU，下至简单的74电路，都可以用PLD来实现。
PLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或用硬件描述语言自由的设计一个数字系统。
通过软件仿真，可以事先验证设计的正确性。
在PCB完成以后，还可以利用PLD的在线修改能力来随时修改设计而不必改动硬件电路。
使用PLD来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。
PLD的这些优点使得PLD技术在90年代以后得到飞速的发展，同时也大大推动了EDA软件和硬件描述语言的进步。
同时，复杂可编程逻辑器件（CPLD）和现场可编程门阵列（FPGA）在集成度、功能和性能（速度及可靠性）方面也已经能够满足大多数场合的使用要求。
用CPLD、FPGA等大规模可编程逻辑器件取代传统的标准集成电路、接口电路和专用集成电路已成为技术发展的必然趋势，可以预言的是今后将会出现新的CPLD/FPGA的应用热潮。
参考文献：
[1]张文.可编程逻辑器件的发展与应用[J].大众科技，2006年01期
[2]刘瑞友,王智勇,陶涛等.一种基于FPGA伪彩液晶显示系统的设计[J].液晶与显示,2007
[3]邹虹.数字电路与逻辑设计[M]
升级会员 